Kinh doanh - Marketing
Kinh tế quản lý
Biểu mẫu - Văn bản
Tài chính - Ngân hàng
Công nghệ thông tin
Tiếng anh ngoại ngữ
Kĩ thuật công nghệ
Khoa học tự nhiên
Khoa học xã hội
Văn hóa nghệ thuật
Sức khỏe - Y tế
Văn bản luật
Nông Lâm Ngư
Kỹ năng mềm
Luận văn - Báo cáo
Giải trí - Thư giãn
Tài liệu phổ thông
Văn mẫu
Giới thiệu
Đăng ký
Đăng nhập
Tìm
Danh mục
Kinh doanh - Marketing
Kinh tế quản lý
Biểu mẫu - Văn bản
Tài chính - Ngân hàng
Công nghệ thông tin
Tiếng anh ngoại ngữ
Kĩ thuật công nghệ
Khoa học tự nhiên
Khoa học xã hội
Văn hóa nghệ thuật
Y tế sức khỏe
Văn bản luật
Nông lâm ngư
Kĩ năng mềm
Luận văn - Báo cáo
Giải trí - Thư giãn
Tài liệu phổ thông
Văn mẫu
Thông tin
Điều khoản sử dụng
Quy định bảo mật
Quy chế hoạt động
Chính sách bản quyền
Giới thiệu
Đăng ký
Đăng nhập
0
Trang chủ
Công Nghệ Thông Tin
Phần cứng
ARM Architecture Reference Manual- P26
Đang chuẩn bị liên kết để tải về tài liệu:
ARM Architecture Reference Manual- P26
Bảo Quỳnh
47
30
pdf
Đang chuẩn bị nút TẢI XUỐNG, xin hãy chờ
Tải xuống
ARM Architecture Reference Manual- P26: The ARM instruction set architecture has evolved significantly since it was first developed, and will continue to be developed in the future. In order to be precise about which instructions exist in any particular ARM implementation, five major versions of the instruction set have been defined to date. | VFP Addressing Modes 5.1.3 Scalar operations If the destination register lies in the first bank of eight registers the instruction specifies a scalar operation if d_bank 0 then vec_len 1 Sd 0 d_num Sn 0 n_num Sm 0 m_num Note Source operands The source operands are always scalars regardless of which bank they are in. This allows individual elements of vectors to be used as scalars. ARM DDI 0100E Copyright 1996-2000 ARM Limited. All rights reserved. C5-5 VFP Addressing Modes 5.1.4 Mixed vector scalar operations If the destination register specified in the instruction does not lie in the first bank of eight registers but the second source register does then the destination register and first source register specify vectors and the second source register specifies a scalar if d_bank 0 and m_bank 0 then vec_len vector length specified by FPSCR for i 0 to vec_len-1 Sd i d_bank 3 d_index Sn i n_bank 3 n_index Sm i m_num d_index d_index vector stride specified by FPSCR if d_index 7 then d_index d_index - 8 n_index n_index vector stride specified by FPSCR if n_index 7 then n index n index - 8 Notes First source operand The first operand is always a vector regardless of which bank it is in. This allows a set of consecutive registers in the first bank to be treated as a vector. Vector wrap-around A vector operand must not wrap around so that it re-uses its first element. Otherwise the results of the instruction are UNPREDICTABLE. When the FPSCR specifies a vector stride of 1 this is not a restriction because the vector length is at most 8. When the FPSCR specifies a vector stride of 2 it implies that the vector length must be at most 4. Operand overlap If two operands overlap they must be identical both in terms of which registers are accessed and the order in which they are accessed. Otherwise the results of the instruction are UNPREDICTABLE. This implies that If the set of register numbers generated in Sd i overlaps the set of register numbers generated in Sn i then d_num .
TÀI LIỆU LIÊN QUAN
ARM Architecture Reference Manual
ARM Architecture Reference Manual- P1
ARM Architecture Reference Manual- P2
ARM Architecture Reference Manual- P3
ARM Architecture Reference Manual- P4
ARM Architecture Reference Manual- P5
ARM Architecture Reference Manual- P6
ARM Architecture Reference Manual- P7
ARM Architecture Reference Manual- P8
ARM Architecture Reference Manual- P9
crossorigin="anonymous">
Đã phát hiện trình chặn quảng cáo AdBlock
Trang web này phụ thuộc vào doanh thu từ số lần hiển thị quảng cáo để tồn tại. Vui lòng tắt trình chặn quảng cáo của bạn hoặc tạm dừng tính năng chặn quảng cáo cho trang web này.