Đang chuẩn bị liên kết để tải về tài liệu:
Điều khiển tối ưu luồng tham chiếu trong hệ xử lý song song

Bài báo nghiên cứu đề xuất mô hình nhớ dùng chung có bổ sung cơ cấu bộ đệm ở lối vào. Mô hình này cho phép tối ưu bộ nhớ dùng chung bằng phương pháp cấp phát động. Sử dụng công nghệ FPGA dễ dàng tái kiến trúc hàng đợi theo tham số kích thước m để tối ưu hóa cấu trúc bộ nhớ cho lớp bài toán là giải pháp nâng cao hiệu năng, nâng cao tốc độ. Mô hình cho phép sử dụng các bộ nhớ kích thước lớn nhưng tốc độ không tới hạn để nâng cao độ tin cậy cho hệ xử lý song song. | Chu Đức Toàn Tạp chí KHOA HỌC & CÔNG NGHỆ 83(07): 89 - 93 ĐIỀU KHIỂN TỐI ƯU LUỒNG THAM CHIẾU TRONG HỆ XỬ LÝ SONG SONG Chu Đức Toàn* Khoa Công nghệ Tự động - Trường Đại học Điện lực TÓM TẮT Điều khiển tối ưu không gian nhớ để nâng cao tốc độ cho các hệ xử lý song song là vấn đề khoa học và thiết thực, rất quan trọng nhiều ngành nhiều lĩnh vực cần ứng dụng. Một trong những nguyên nhân cơ bản làm giảm hiệu năng của hệ xử lý song song là sự xung đột khi truy cập tới bộ nhớ dùng chung. Bài báo nghiên cứu đề xuất mô hình nhớ dùng chung có bổ sung cơ cấu bộ đệm ở lối vào. Mô hình này cho phép tối ưu bộ nhớ dùng chung bằng phương pháp cấp phát động. Sử dụng công nghệ FPGA dễ dàng tái kiến trúc hàng đợi theo tham số kích thước m để tối ưu hóa cấu trúc bộ nhớ cho lớp bài toán là giải pháp nâng cao hiệu năng, nâng cao tốc độ. Mô hình cho phép sử dụng các bộ nhớ kích thước lớn nhưng tốc độ không tới hạn để nâng cao độ tin cậy cho hệ xử lý song song. Từ khóa: nâng cao hiệu năng, lý thuyết hàng đợi, công nghệ FPGA, hệ xử lý song song ĐẶT VẤN ĐỀ* Các hệ xử lý song song thì vấn đề tốc độ và giảm thiểu tối đa xác suất xung đột khi truy cập tài nguyên dùng chung được quan tâm nhiều nhất nhằm đáp ứng các yêu cầu nhiệm vụ của hệ thống, đây cũng là vấn đề được nhiều nhà khoa học quan tâm, nghiên cứu. Với giải pháp trước đây là sử dụng cấu trúc bộ nhớ đan xen bậc thấp theo kiểu kiến trúc S-access hoặc C-access. Tuy nhiên điều đó chỉ giải quyết một phần xác suất xung đột giữa các bộ xử lý, cần nâng cao khả năng phục vụ của bộ nhớ và giảm thiểu tối đa xác suất xung đột hơn nữa. Bài báo này trình bày việc ứng dụng lý thuyết hàng đợi, quy luật phân bố Markov và công nghệ mới FPGA nhằm giảm thiểu tối đa xác suất xung đột khi truy cập tài nguyên dùng chung, nâng cao hiệu năng, nâng cao tốc độ cho các hệ xử lý song song. MÔ HÌNH BỘ NHỚ DÙNG CHUNG Xét mô hình bộ nhớ dùng chung trong hệ xử lý song song hình 1. Hiệu năng tham chiếu E ở đây được định nghĩa như tỷ số: E= Nacc/ Nacc0 Với .