Kinh doanh - Marketing
Kinh tế quản lý
Biểu mẫu - Văn bản
Tài chính - Ngân hàng
Công nghệ thông tin
Tiếng anh ngoại ngữ
Kĩ thuật công nghệ
Khoa học tự nhiên
Khoa học xã hội
Văn hóa nghệ thuật
Sức khỏe - Y tế
Văn bản luật
Nông Lâm Ngư
Kỹ năng mềm
Luận văn - Báo cáo
Giải trí - Thư giãn
Tài liệu phổ thông
Văn mẫu
Giới thiệu
Đăng ký
Đăng nhập
Tìm
Danh mục
Kinh doanh - Marketing
Kinh tế quản lý
Biểu mẫu - Văn bản
Tài chính - Ngân hàng
Công nghệ thông tin
Tiếng anh ngoại ngữ
Kĩ thuật công nghệ
Khoa học tự nhiên
Khoa học xã hội
Văn hóa nghệ thuật
Y tế sức khỏe
Văn bản luật
Nông lâm ngư
Kĩ năng mềm
Luận văn - Báo cáo
Giải trí - Thư giãn
Tài liệu phổ thông
Văn mẫu
Thông tin
Điều khoản sử dụng
Quy định bảo mật
Quy chế hoạt động
Chính sách bản quyền
Giới thiệu
Đăng ký
Đăng nhập
0
Trang chủ
Công Nghệ Thông Tin
An ninh - Bảo mật
On the FPGA Implementation of HAVAL Hash Function
Đang chuẩn bị liên kết để tải về tài liệu:
On the FPGA Implementation of HAVAL Hash Function
Uyên Phương
83
4
pdf
Đang chuẩn bị nút TẢI XUỐNG, xin hãy chờ
Tải xuống
Security is a very important issue, which has attracted the interest of the research community the latest years, at a great factor. Hash functions belong to the category of encryption algorithms. In this work, a novel architecture and the VLSI implementation of HAVAL hash function is proposed. | The IEEE Region 8 EUROCON 2007 International Conference on Computer as a Tool IEEE EUROCON 05 Belgrade Serbia Montenegro November 21-24 2005. On the FPGA Implementation of HAVAL Hash Function N. Sklavos Member IEEE and C. Efstathiou Abstract Security is a very important issue which has attracted the interest of the research community the latest years at a great factor. Hash functions belong to the category of encryption algorithms. In this work a novel architecture and the VLSI implementation of HAVAL hash function is proposed. In the proposed architecture the output length is combined with the number of transformation passes and in this way fifteen choices for practical applications are provided. The FPGA synthesis results of the proposed architecture are compared with other related integrations. The proposed architecture achieves high speed performance with low allocated resources. Keywords HAVAL Hash Function Hardware Implementation Security. I. Introduction Today more and more sensitive data is stored digitally. Bank accounts medical records and personal emails are some categories that data must be kept secure. The science of cryptography tries to encounter the lack of security 1 . Data confidentiality authentication nonreputation and data integrity are some of the main parts of cryptography. Hash function is a fundamental category of cryptographic algorithms 2 . In general a hash function compresses arbitrary length messages into fixed length data which are called hash values. The output value represents the digest or fingerprint of the input message. A very useful property of a one-way hash function is that it is collision intractable i.e. it is computationally infeasible to find a pair of messages that have the same message digest. Message digests are widely used in a variety of applications such as authentication digital signatures and integrity checking 3-5 . It is obvious that this kind of cryptographic functions plays a crucial role in modern and applied
TÀI LIỆU LIÊN QUAN
On the FPGA Implementation of HAVAL Hash Function
An FPGA-based implementation of fastica for variable length 4 channel signal separation
A Fast Cryptography Pipelined Hardware developed in FPGA with VHDL
Optimized FPGA design, verification and implementation of a neuro fuzzy controller for PMSM drives
Efficient BinDCT hardware architecture exploration and implementation on FPGA
Implementation of DES Algorithm Using FPGA Technology
Báo cáo sinh học: " Research Article FPGA Implementation of the Pixel Purity Index Algorithm for Remotely Sensed Hyperspectral Image Analysis"
báo cáo hóa học:" Research Article An FPGA Implementation of a Parallelized MT19937 Uniform Random Number Generator"
Báo cáo hóa học: " Research Article FPGA-Based Real Time, Multichannel Emulated-Digital Retina Model Implementation"
Báo cáo hóa học: "Research Article Implementation of the Least-Squares Lattice with Order and Forgetting Factor Estimation for FPGA"
crossorigin="anonymous">
Đã phát hiện trình chặn quảng cáo AdBlock
Trang web này phụ thuộc vào doanh thu từ số lần hiển thị quảng cáo để tồn tại. Vui lòng tắt trình chặn quảng cáo của bạn hoặc tạm dừng tính năng chặn quảng cáo cho trang web này.