Đang chuẩn bị liên kết để tải về tài liệu:
Cấu trúc máy tính và hợp ngữ .chương 2

Mỗi chu kỳ bus bắt đầu bằng việc xuất địa chỉ bộ nhớ hoặc I/O port (chu kỳ xung nhịp T1). Với 8086 thì địa chỉ này có thể là địa chỉ bộ nhớ 20 bit, địa chỉ I/O gián tiếp 16 bit (thanh ghi DX) hay địa chỉ I/O trực tiếp 8 bit. Bus điều khiển có 4 tín hiệu tác động mức thấp là MEMR , MEMW , IOR và IOW . Các chuỗi sự kiện xảy ra trong một chu kỳ bus đọc bộ nhớ: T1: CPU xuất địa chỉ bộ nhớ. Các đường dữ liệu không. | Tài liệu Cấu trúc máy tính Hợp ngữ Tổ chức CPU Chương 2 TỔ CHỨC CPU 8086 8088 80286 1. Định thời chu kỳ bus Mỗi chu kỳ bus bắt đầu bằng việc xuất địa chỉ bộ nhớ hoặc I O port chu kỳ xung nhịp T1 . Với 8086 thì địa chỉ này có thể là địa chỉ bộ nhớ 20 bit địa chỉ I O gián tiếp 16 bit thanh ghi DX hay địa chỉ I O trực tiếp 8 bit. Bus điều khiển có 4 tín hiệu tác động mức thấp là MEMR MEMW IOR và IOW. Các chuỗi sự kiện xảy ra trong một chu kỳ bus đọc bộ nhớ T1 CPU xuất địa chỉ bộ nhớ. Các đường dữ liệu không hoạt động và các đường điều khiển bị cấm T2 Đường điều khiển MEMR xuống mức thấp. Đơn vị bộ nhớ ghi nhận chu kỳ bus này là quá trình đọc bộ nhớ và đặt byte hay word có địa chỉ đó lên bus dữ liệu. T3 CPU đặt cấu hình để các đường bus dữ liệu là nhập. Trạng thái này chủ yếu để bộ nhớ có thời gian tìm kiếm byte hay word dữ liệu T4 CPU đợi dữ liệu trên bus dữ liệu. Do đó nó thực hiện chốt bus dữ liệu và giải phóng các đường điều khiển đọc bộ nhớ. Quá trình này sẽ kết thúc chu kỳ bus. T1 T2 T3 T4 Clk Address bus IOR hay MEMR Địa chỉ ra Dữ liệu ra A Đọc bộ ị. nhớ hay I O Data bus Address bus MEMW Địa chỉ vào IOW hay 7 A Ghi bộ nhớ hay I O Data bus 7 Hình 2.1 - Định thì chu kỳ bus GV Phạm Hùng Kim Khánh Trang 29 Tài liệu Cấu trúc máy tính Hợp ngữ Tổ chức CPU Trong một chu kỳ bus CPU có thể thực hiện đọc I O ghi I O đọc bộ nhớ hay ghi bộ nhớ. Các đường bus địa chỉ và bus điều khiển dùng để xác định địa chỉ bộ nhớ hay I O và hướng truyền dữ liệu trên bus dữ liệu. Chú ý rằng CPU điều khiển tất cả các quá trình trên nên bộ nhớ bắt buộc phải cung cấp được dữ liệu vào lúc MEMR lên mức cao trong trạng thái T4. Nếu không CPU sẽ đọc dữ liệu ngẫu nhiên không mong muốn trên bus dữ liệu. Để giải quyết vấn đề này ta có thể dùng thêm các trạng thái chờ wait state . 2. Kiến trúc nội 2.1. Kiến trúc nội CPU có khả năng thực hiện các tác vụ dữ liệu theo tập lệnh bên trong. Một lệnh được ghi nhận bằng mã đã được định nghĩa trước gọi là mã lệnh opcode . Trước khi thực thi một lệnh CPU phải .