Đang chuẩn bị liên kết để tải về tài liệu:
Digital design width CPLD Application and VHDL - Chapter 9

Counters and Shift Registers Bộ đếm và đăng ký thay đổi là hai lớp quan trọng của mạch tuần tự. Trong đơn giản điều khoản, truy cập là một mạch đếm xung. Như vậy, nó được sử dụng nhiều trong mạch ứng dụng, chẳng hạn như tính sự kiện và trình tự, thời gian, phân chia tần số, và kiểm soát. Truy cập cơ bản có thể được nâng cao để kết hợp các chức năng như đồng bộ hoặc không đồng bộ tải song song, đồng bộ hoặc không đồng bộ rõ ràng, số lượng cho phép, hướng kiểm soát, và đầu ra giải. | CHAPTER iiiiiiiiiiiỊẸ iii IIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIII Counters and Shift Registers OUTLINE 9.1 Basic Concepts of Digital Counters 9.2 Synchronous Counters 9.3 Design of Synchronous Counters 9.4 Programming Binary Counters in VHDL 9.5 Control Options for Synchronous Counters 9.6 Programming Presettable and Bidirectional Counters in VHDL 9.7 Shift Registers 9.8 Programming Shift Registers in VHDL 9.9 Shift Register Counters CHAPTER OBJECTIVES Upon successful completion of this chapter you will be able to Determine the modulus of a counter. Determine the number of outputs required by a counter for a given modulus. Determine the maximum modulus of a counter given the number of circuit outputs. Draw the count sequence table state diagram and timing diagram of a counter. Determine the recycle point of a counter s sequence. Calculate the frequencies of each counter output given the input clock frequency. Draw a circuit for any full sequence synchronous counter. Determine the count sequence state diagram timing diagram and modulus of any synchronous counter. Complete the state diagram of a synchronous counter to account for unused states. Design the circuit of a truncated sequence synchronous counter using flipflops and logic gates. Use MAX PLUS II to create a graphic design file for any synchronous counter circuit. Use behavioral descriptions in VHDL to design synchronous counters of any modulus. Use a parameterized counter from the Library of Parameterized Modules in a VhDl file. Use the MAX PLUS II simulation tool to verify the operation of synchronous counters. Implement various counter control functions such as parallel load clear count enable and count direction both in Graphic Design Files and in VHDL. Design a circuit to decode the output of the counter both in a MAX PLUS II Graphic Design File or in