Kinh doanh - Marketing
Kinh tế quản lý
Biểu mẫu - Văn bản
Tài chính - Ngân hàng
Công nghệ thông tin
Tiếng anh ngoại ngữ
Kĩ thuật công nghệ
Khoa học tự nhiên
Khoa học xã hội
Văn hóa nghệ thuật
Sức khỏe - Y tế
Văn bản luật
Nông Lâm Ngư
Kỹ năng mềm
Luận văn - Báo cáo
Giải trí - Thư giãn
Tài liệu phổ thông
Văn mẫu
Giới thiệu
Đăng ký
Đăng nhập
Tìm
Danh mục
Kinh doanh - Marketing
Kinh tế quản lý
Biểu mẫu - Văn bản
Tài chính - Ngân hàng
Công nghệ thông tin
Tiếng anh ngoại ngữ
Kĩ thuật công nghệ
Khoa học tự nhiên
Khoa học xã hội
Văn hóa nghệ thuật
Y tế sức khỏe
Văn bản luật
Nông lâm ngư
Kĩ năng mềm
Luận văn - Báo cáo
Giải trí - Thư giãn
Tài liệu phổ thông
Văn mẫu
Thông tin
Điều khoản sử dụng
Quy định bảo mật
Quy chế hoạt động
Chính sách bản quyền
Giới thiệu
Đăng ký
Đăng nhập
0
Trang chủ
Kỹ Thuật - Công Nghệ
Điện - Điện tử
Thiết kế hệ thống xử lý ảnh video trên FPGA (CycloneII), chương 23
Đang chuẩn bị liên kết để tải về tài liệu:
Thiết kế hệ thống xử lý ảnh video trên FPGA (CycloneII), chương 23
Linh Trang
73
16
pdf
Đang chuẩn bị nút TẢI XUỐNG, xin hãy chờ
Tải xuống
Mouse chứa quả banh để cuộn 2 slotted wheels. Wheels được nối đến hai con mã hoá quang học. Hai đầu dò mã hóa x và y hoạt động do việc đếm xung khi wheels di chuyển. Mouse chứa 2 hay 3 nút nhấn có thể được đọc bởi hệ thống và chip điều khiển. Vi điều khiển sẽ gửi tín hiệu đến máy tính thông báo tình trạng nút nhấn và yêu cầu hoạt động. Dữ liệu của mouse truyền như bàn phím thông qua cổng PS/2. nhưng khi không truyền thì đường xung của mouse sẽ được kéo. | Chương 23 Chương trình ket hỢp LIBRARY IEEE USE IEEE.STD_LOGIC_1164.ALL USE IEEE.STD_LOGIC_ARITH.ALL USE IEEE.STD_LOGIC_UNSIGNED.ALL ENTITY scancode IS PORT keyboard_clk keyboard_data clock_25Mhz IN STD_LOGIC OUT STD_LOGIC_VECTOR scan_ready OUT reset read dataL dataM 6 DOWNTO 0 STD_LOGIC END scancode ARCHITECTURE a OF scancode IS SIGNAL scan_code STD_LOGIC_VECTOR 7 DOWNTO 0 COMPONENT keyboard PORT keyboard_clk keyboard_data clock_25Mhz reset read IN STD_LOGIC scan_code STD_LOGIC_VECTOR 7 DOWNTO 0 scan_ready OUT STD_LOGIC END COMPONENT COMPONENT dec_7seg PORT hex_digit IN STD_LOGIC_VECTOR 3 DOWNTO 0 OUT data OUT STD_LOGIC_VECTOR 6 DOWNTO 0 END COMPONENT BEGIN x1 keyboard PORT MAP keyboard_clk keyboard_clk keyboard_data keyboard_data clock_25Mhz clock_25Mhz reset reset read read scan_code scan_code scan_ready scan_ready x2 dec_7seg PORT MAP hex_digit scan_code 3 downto 0 data dataL x3 dec_7seg PORT MAP hex_digit scan_code 7 downto 4 data dataM END Sau đo ta gan chan theo cac chan đa được noi với chip san như sau dataM6 6 dataM5 7 dataM4 8 dataM3 9 dataM2 11 dataMl 12 dataMO 13 dataL6 17 dataL5 18 dataL4 19 dataL3 20 dataL2 21 dataLl 23 dataLO 24 keyboard_clk 30 keyboard_data 31 read 40 reset 41 scan_ready 45 clock_25Mhz 91 VI. Giao tiếp vôi mouse a. Cach hoat đọng Mouse chứa qua banh để cuOn 2 slotted wheels. Wheels được noi đến hai con ma hoa quang hoc. Hai đau do ma hoa x va y hoat đọng do việc đếm xung khi wheels di chuyen. Mouse chứa 2 hay 3 nut nhấn co the được đoc bôi he thong va chip đieu khien. Vi đieu khien se gửi tín hiệu đến may tính thong bao tình trang nut nhấn va yeu cau hoat động. Dữ lieu cua mouse truyen như ban phím thong qua cong PS 2. nhưng khi khong truyen thì đưông xung cua mouse se được keo len cao con đưông dữ lieu ợ trang thai nao cung được. va qua trình truyền phức tap hôn vì mot lenh cua mouse trược khi truyen phai gửi ma tự kiem tra tượng ứng vợi ma AA hay 00 roi gửi lenh Acknowledge tượng ứng vợi ma FA. Roi mợi bat đau gửi 3 bit. b. Chương
TÀI LIỆU LIÊN QUAN
Thiết kế hệ thống xử lý ảnh video trên FPGA (CycloneII), chương 25
Thiết kế hệ thống xử lý ảnh video trên FPGA (CycloneII), chương 1
Thiết kế hệ thống xử lý ảnh video trên FPGA (CycloneII), chương 2
Thiết kế hệ thống xử lý ảnh video trên FPGA (CycloneII), chương 3
Thiết kế hệ thống xử lý ảnh video trên FPGA (CycloneII), chương 4
Thiết kế hệ thống xử lý ảnh video trên FPGA (CycloneII), chương 5
Thiết kế hệ thống xử lý ảnh video trên FPGA (CycloneII), chương 6
Thiết kế hệ thống xử lý ảnh video trên FPGA (CycloneII), chương 7
Thiết kế hệ thống xử lý ảnh video trên FPGA (CycloneII), chương 8
Thiết kế hệ thống xử lý ảnh video trên FPGA (CycloneII), chương 9
crossorigin="anonymous">
Đã phát hiện trình chặn quảng cáo AdBlock
Trang web này phụ thuộc vào doanh thu từ số lần hiển thị quảng cáo để tồn tại. Vui lòng tắt trình chặn quảng cáo của bạn hoặc tạm dừng tính năng chặn quảng cáo cho trang web này.