tailieunhanh - Bài giảng Thiết kế logic số (VLSI Design): Chương III/3.3

Bài giảng Thiết kế logic số (VLSI Design) - Chương III: Thiết kế các khối số thông dụng trình bày phần , đề cập đến khối chia số nguyên có dấu và không dấu; phương pháp tiết kiệm tài nguyên thiết kế bằng cấu trúc lặp cứng. Đây là tài liệu tham khảo hữu ích cho bạn đọc học tập và nghiên cứu môn học Kỹ thuật xung số. Chúc bạn học tốt. | Thiết kế logic số (VLSI design) Bộ môn KT Xung, số, VXL quangkien82@ 08/2012 Nội dung: Khối chia số nguyên có dấu và không dấu. Phương pháp tiết kiệm tài nguyên thiết kế bằng cấu trúc lặp cứng Thời lượng: 3 tiết bài giảng Yêu cầu: Sinh viên có sự chuẩn bị sơ bộ trước nội dụng bài học. 2/11 Mục đích, nội dung quangkien82@ Restoring division ------------------------------ z 1 0 0 0 0 1 0 1 2^d 1 1 1 0 s(0) 0 |0 0 1 0 0 0 0 1 0 1 2s(0) 0 |0 1 0 0 0|0 1 0 1 -2^4d 1 |1 0 0 1 0| ------------------------------ s(1) (0)|1 1 0 1 0|0 1 0 1 2s(1) 0 |1 0 0 0 0|1 0 1 restore -2^4d 1 |1 0 0 1 0 q4 = 0 ------------------------------ s(2) (1)|0 0 0 1 0 1 0 1 2s(2) 0 |0 0 1 0 1 0 1 -2^4d 1 |1 0 0 1 0 q3 = 1 ------------------------------ s(3) (0)|1 0 1 1 1 0 1 2s(3) 0 |0 1 0 1 0 1 restore +2^4d 0 |1 0 0 1 0 q2 = 0 ------------------------------ ------------------------------ s(4) (0)|1 1 1 0 0 1 q1 = 0 2s(4) 1 |1 0 1 0 1 . | Thiết kế logic số (VLSI design) Bộ môn KT Xung, số, VXL quangkien82@ 08/2012 Nội dung: Khối chia số nguyên có dấu và không dấu. Phương pháp tiết kiệm tài nguyên thiết kế bằng cấu trúc lặp cứng Thời lượng: 3 tiết bài giảng Yêu cầu: Sinh viên có sự chuẩn bị sơ bộ trước nội dụng bài học. 2/11 Mục đích, nội dung quangkien82@ Restoring division ------------------------------ z 1 0 0 0 0 1 0 1 2^d 1 1 1 0 s(0) 0 |0 0 1 0 0 0 0 1 0 1 2s(0) 0 |0 1 0 0 0|0 1 0 1 -2^4d 1 |1 0 0 1 0| ------------------------------ s(1) (0)|1 1 0 1 0|0 1 0 1 2s(1) 0 |1 0 0 0 0|1 0 1 restore -2^4d 1 |1 0 0 1 0 q4 = 0 ------------------------------ s(2) (1)|0 0 0 1 0 1 0 1 2s(2) 0 |0 0 1 0 1 0 1 -2^4d 1 |1 0 0 1 0 q3 = 1 ------------------------------ s(3) (0)|1 0 1 1 1 0 1 2s(3) 0 |0 1 0 1 0 1 restore +2^4d 0 |1 0 0 1 0 q2 = 0 ------------------------------ ------------------------------ s(4) (0)|1 1 1 0 0 1 q1 = 0 2s(4) 1 |1 0 1 0 1 restore +2^4d 0 |1 0 0 1 0 ------------------------------ S(5) = (1)|0 0 1 1 1 q0 = 1 s = 2s(5) = 0 1 1 1 = 7 q = 0 1 0 0 1 = 9 d = 1 1 1 0 = 14 -d = 1 0 0 1 0 z = 1 0 0 0 0 1 0 1 = 133 q = 0 1 0 0 1 = 9 S = 0 1 1 1 = 7 3/11 quangkien82@ Non-restoring division principle ------------------------------ z 1 0 0 0 0 1 0 1 2^d 1 1 1 0 s(0) 0 |0 0 1 0 0 0 0 1 0 1 2s(0) 0 |0 1 0 0 0|0 1 0 1 -2^4d 1 |1 0 0 1 0| ------------------------------ s(1) (0)|1 1 0 1 0|0 1 0 1 2s(1) 0 |1 0 0 0 0|1 0 1 restor -2^4d 0 |1 0 0 1 0 q4 = 0 ------------------------------ s(2) (1)|0 0 0 1 0 1 0 1 2s(2) 0 |0 0 1 0 1 0 1 -2^4d 1 |1 0 0 1 0 q3 = 1 ------------------------------ s(3) (0)|1 0 1 1 1 0 1 2s(3) 0 |0 1 0 1 0 1 restore -2^4d 0 |1 0 0 1 0 q2 = 0 ------------------------------ ------------------------------ = u = -d ------------------------------ u –d = 2*(u-d) (u-d >0) | 2u (u-d 0) | 2u–d(u-d <0) 2*(u-d) + d = 2*u -d 4/11 quangkien82@ .

• Điện - Điện tử
• Thiết kế logic số
• Bài giảng Kỹ thuật xung
• Kỹ thuật xung
• Thiết kế logic số Chương III
• Khối chia số nguyên
• Phương pháp tiết kiệm tài nguyên
• Thiết kế mạch logic số chương 3
• Thiết kế mạch logic số
• Thiết kế các khối logic tổ hợp
• Thiết kế các khối logic tuần tự
• Logic tuần tự
• Logic tổng hợp
• Bài giảng Thiết kế mạch logic
• Thiết kế mạch logic
• Toán logic
• Mạch điện tử
• Mạch logic tổ hợp
• Phân tích mạch logic tổ hợp
• Thiết kế mạch logic tổ hợp
• Mạch số học
• logic số
• khái niệm logic số
• định nghĩa logic số
• bài tập logic số
• ứng dụng logic số
• Thiết kế mạch logic số chương 1
• Mạch logic số
• Thiết kế mạch
• Vi mạch số tích hợp
• Yêu cầu đối với thiết kế logic
• Kiến trúc của các IC khả trình
• Thực hành thiết kế logic số Bài 1
• Thực hành thiết kế logic số
• Mô phỏng VHDL trên ModelSim
• Chương trình mô phỏng Modelsim
• Tài liệu thiết kế logic số
• Thực hành thiết kế logic số Bài 2
• Xây dựng bộ cộng trừ
• Khối cộng đơn giản
• Khối dịch và thanh ghi dịch
• Thanh ghi dịch
• Giáo trình Thiết kế logic số
• Mạch logic tuần tự
• Ngôn ngữ mô tả phần cứng VHDL
• Thiết kế các khối mạch dãy
• Thiết kế mạch logic số chương 4
• Thiết kế vi mạch số trên FPGA
• Quy trình thiết kế FPGA
• Thiết kế FPGA
• Bài tập thiết kế FPGA
• Bài giảng Thiết kế logic số
• Công nghệ logic khả trình
• Phƣơng pháp thiết lập cấu hình
• Thiết kế hệ thống số
• Thực hành FPGA bằng Xilin ISE
• Thực hành FPGA bằng Kit SPARTAN 3E
• Cổng logic cơ bản
• Các tham số chính
• Thiết kế các khối số
• Thiết kế số
• Thiết kế các khối nhớ
• Máy trạng thái hữu hạn
• Thiết kế mạch logic số Chương 5
• Thiết kế vi mạch
• Thư viện cổng chuẩn
• Công nghệ chế tạo IC
• Quy trình thiết kế ASIC
• Khối chia số nguyên có dấu
• Khối chia số nguyên không dấu
• Định dạng số thực
• Số thực dấu phảy động
• Thiết kế các mạch số thông dụng
• Định dạng số thực trong thiết kế số
• Mạch nhân số thực dấu phảy động
• Lecture Digital Logic & Design
• Digital logic design
• Analysis of logic circuits
• Boolean Analysis of circuit
• Simplified logic circuit
• Sequential logic
• Logic symbols
• Timing diagrams
• Khối cộng thấy nhớ trước
• Khối dịch không sử dụng toán tử
• Thuật toán cộng dịch trái
• Mã hóa Booth
• Ngôn ngữ VHDL
• Toán tử logic
• Phép dịch không sử dụng toán tử
• Tái cấu hình cho FPGA
• Hoạt động của FPGA
• Kiến trúc của Configurable Logic Blocks
• Thiết kế mạch số trên FPGA
• Kiến trúc Xilinx FPGA
• Quy trình thiết kế trên FPGA
• Dedicated Multiplier