tailieunhanh - Bài giảng Thiết kế logic số (VLSI Design): Chương III/3.1

Bài giảng Thiết kế logic số (VLSI Design) - Chương III: Thiết kế các khối số thông dụng giới thiệu nội dung phần , giúp người học có thể các đánh giá hiệu quả của thiết kế, vai trò của yếu tố thuật toán trong bài toán thiết kế số, các thuật toán cơ bản của khối cộng, khối dịch. Mời bạn đọc cùng tham khảo. | Thiết kế logic số (VLSI design) Bộ môn KT Xung, số, VXL quangkien82@ 08/2012 2/10 Chương III: Thiết kế các khối số thông dụng quangkien82@ Thời lượng: 3 tiết bài giảng Mục đích: Cách đánh giá hiệu quả của thiết kế, vai trò của yếu tố thuật toán trong bài toán thiết kế số, các thuật toán cơ bản của khối cộng, khối dịch. Nội dung: Khối cộng thấy nhớ trước. Khối dịch không sử dụng toán tử. Mục đích, nội dung 3/10 Serial Adder Đánh giá hiệu quả của sơ đồ thiết kế? Chương III: Thiết kế các khối số thông dụng quangkien82@ 3 4/10 Definition Đn1: Một lớp trễ (level) là độ trễ của một cổng logic bất kỳ 2 đầu vào. Đn2:Cổng tương đương là một cổng logic bất kỳ 2 đầu vào. Chương III: Thiết kế các khối số thông dụng quangkien82@ 5/10 Serial Adder Tài nguyên 5 x N Tốc độ 2 x N +1 Chương III: Thiết kế các khối số thông dụng quangkien82@ 6/10 Carry generation & Carry propogation gi = ai and bi = . | Thiết kế logic số (VLSI design) Bộ môn KT Xung, số, VXL quangkien82@ 08/2012 2/10 Chương III: Thiết kế các khối số thông dụng quangkien82@ Thời lượng: 3 tiết bài giảng Mục đích: Cách đánh giá hiệu quả của thiết kế, vai trò của yếu tố thuật toán trong bài toán thiết kế số, các thuật toán cơ bản của khối cộng, khối dịch. Nội dung: Khối cộng thấy nhớ trước. Khối dịch không sử dụng toán tử. Mục đích, nội dung 3/10 Serial Adder Đánh giá hiệu quả của sơ đồ thiết kế? Chương III: Thiết kế các khối số thông dụng quangkien82@ 3 4/10 Definition Đn1: Một lớp trễ (level) là độ trễ của một cổng logic bất kỳ 2 đầu vào. Đn2:Cổng tương đương là một cổng logic bất kỳ 2 đầu vào. Chương III: Thiết kế các khối số thông dụng quangkien82@ 5/10 Serial Adder Tài nguyên 5 x N Tốc độ 2 x N +1 Chương III: Thiết kế các khối số thông dụng quangkien82@ 6/10 Carry generation & Carry propogation gi = ai and bi = – carry generation gi = 1 (ai, bi =1) - bit nhớ sinh ra ở vị trí thứ i của chuỗi nhớ pi = ai or bi = ai + bi carry propogation. pi = 1 - tại vị trí thứ i sẽ cho phép bit nhớ ở phía trước nếu có lan truyền qua. Chương III: Thiết kế các khối số thông dụng quangkien82@ 7/10 Calculation carry based on P & G c0 = g0 + c1 = g1 + + = g1 + c0 .p1 c2 = g2 + + + = g2 + c1 .p2 c3 = g3+ = g3 + c2 .p3 Chương III: Thiết kế các khối số thông dụng quangkien82@ 8/10 Calculation carry based on P & G c0 = g0 + c1 = g1 + + = g1 + c0 .p1 c2 = g2 + + + = g2 + c1 .p2 c3 = g3+ = g3 + c2 .p3 Chương III: Thiết kế các khối số thông dụng quangkien82@ 9/10 CLA g0 = g0 g01 = g1 + g02 = g2 + + g03 = g3+ p0 = p0 p01 = p0 . p1 p02 = p0 . p1. p2 p03 = p0 . p1

• Điện - Điện tử
• Thiết kế logic số
• Bài giảng Kỹ thuật xung
• Kỹ thuật xung
• Thiết kế logic số Chương III
• Bài toán thiết kế số
• Thuật toán khối cộng
• Thiết kế mạch logic số chương 3
• Thiết kế mạch logic số
• Thiết kế các khối logic tổ hợp
• Thiết kế các khối logic tuần tự
• Logic tuần tự
• Logic tổng hợp
• Bài giảng Thiết kế mạch logic
• Thiết kế mạch logic
• Toán logic
• Mạch điện tử
• Mạch logic tổ hợp
• Phân tích mạch logic tổ hợp
• Thiết kế mạch logic tổ hợp
• Mạch số học
• logic số
• khái niệm logic số
• định nghĩa logic số
• bài tập logic số
• ứng dụng logic số
• Thiết kế mạch logic số chương 1
• Mạch logic số
• Thiết kế mạch
• Vi mạch số tích hợp
• Yêu cầu đối với thiết kế logic
• Kiến trúc của các IC khả trình
• Thực hành thiết kế logic số Bài 1
• Thực hành thiết kế logic số
• Mô phỏng VHDL trên ModelSim
• Chương trình mô phỏng Modelsim
• Tài liệu thiết kế logic số
• Thực hành thiết kế logic số Bài 2
• Xây dựng bộ cộng trừ
• Khối cộng đơn giản
• Khối dịch và thanh ghi dịch
• Thanh ghi dịch
• Giáo trình Thiết kế logic số
• Mạch logic tuần tự
• Ngôn ngữ mô tả phần cứng VHDL
• Thiết kế các khối mạch dãy
• Thiết kế mạch logic số chương 4
• Thiết kế vi mạch số trên FPGA
• Quy trình thiết kế FPGA
• Thiết kế FPGA
• Bài tập thiết kế FPGA
• Bài giảng Thiết kế logic số
• Công nghệ logic khả trình
• Phƣơng pháp thiết lập cấu hình
• Thiết kế hệ thống số
• Thực hành FPGA bằng Xilin ISE
• Thực hành FPGA bằng Kit SPARTAN 3E
• Cổng logic cơ bản
• Các tham số chính
• Thiết kế các khối số
• Thiết kế số
• Thiết kế các khối nhớ
• Máy trạng thái hữu hạn
• Thiết kế mạch logic số Chương 5
• Thiết kế vi mạch
• Thư viện cổng chuẩn
• Công nghệ chế tạo IC
• Quy trình thiết kế ASIC
• Khối chia số nguyên có dấu
• Khối chia số nguyên không dấu
• Định dạng số thực
• Số thực dấu phảy động
• Thiết kế các mạch số thông dụng
• Định dạng số thực trong thiết kế số
• Mạch nhân số thực dấu phảy động
• Lecture Digital Logic & Design
• Digital logic design
• Analysis of logic circuits
• Boolean Analysis of circuit
• Simplified logic circuit
• Sequential logic
• Logic symbols
• Timing diagrams
• Khối cộng thấy nhớ trước
• Khối dịch không sử dụng toán tử
• Thuật toán cộng dịch trái
• Mã hóa Booth
• Ngôn ngữ VHDL
• Toán tử logic
• Phép dịch không sử dụng toán tử
• Tái cấu hình cho FPGA
• Hoạt động của FPGA
• Kiến trúc của Configurable Logic Blocks
• Thiết kế mạch số trên FPGA
• Kiến trúc Xilinx FPGA
• Quy trình thiết kế trên FPGA
• Dedicated Multiplier