tailieunhanh - Hướng dẫn thiết kế số sử dụng ngôn ngữ Verilog-HDL trên FPGA: Bài 2

Mạch tổ hợp chỉ bao gồm các cổng logic. Giá trị ngõ ra của một mạch tổ hợp chỉ phụ thuộc vào giá trị ngõ vào hiện tại, không phụ thuộc vào giá trị ngõ vào hay ngõ ra trước đó. Chúng ta phải luôn chú ý đến hai điển quan trọng trong mạch tổ hợp là: Không có các phần tử “nhớ” lưu giá trị trước đó của ngõ ra. Không có hồi tiếp (feedback). | Nhận hướng dẫn thiết kế số sử dụng ngôn ngữ Verilog-HDL trên FpGa BÀI 2 . CÁC THÀNH PHẦN MẠCH SỐ Al u FPGA Class 30 05 2013 1 Nôi dung chính Các cổng logic Ký hiệu và chức năng D Flip-Flop và Chốt Latch . Mux và De-MUX. Mạch tổ hợp và tuần tự quan trọng Reset đồng bộ và reset bất đồng bộ quan trọng FPGA Class 30 05 2013 2 Các cổng logic Cổng NAND Cổng đảo cổng đệm cổng đệm 3 trạng thái Cổng AND cổng OR và cổng NOR Cổng XOR và Cổng XNOR FPGA Class 30 05 2013

TỪ KHÓA LIÊN QUAN