tailieunhanh - Hướng dẫn thiết kế số sử dụng ngôn ngữ Verilog-HDL trên FPGA: Bài 1

Sơ đồ khối, sơ đồ chân. Thiết kế mức cổng logic. Viết RTL (Register Transfer Level) code FPGA Class 3 Tổng hợp và kiểm tra lỗi. Mô phỏng thiết kế. Gán chân tín hiệu và biên dịch file nạp. Chạy kiểm tra chức năng trên FPGA | Nhận hướng dẫn thiết kế số sử dụng ngôn ngữ Verilog-HDL trên FpGa BÀI 1 TÔNG QUAN VỀ THIẾT KẾ SỐ TRÊN FPGA FIELD-FROGRAMMABLE GATE ARRAY FPGA Class 30 05 2013 1 Nôi dung chính Luồng thiết kế cơ bản Các phần mềm sử dụng Ngôn ngữ mô tả phần cứng Khái quát về lý thuyết thiết kế số KIT DE1 Cấu trúc FPGA Một ví dụ thiết kế phân tích tổng hợp mô phỏng và nạp KIT FPGA Class 30 05 2013 2 Luông thiết kế cơ bản Design Flow Sơ đồ khối sơ đồ chân. Thiết kế mức cổng logic Viết RTL Register Transfer Level code Tổng hợp và kiểm tra lỗi. Mô phỏng thiết kế. Gán chân tín hiệu và biên dịch file nạp. Chạy kiểm tra chức năng trên FPGA FPGA Class 30 05 2013

TỪ KHÓA LIÊN QUAN