tailieunhanh - Giáo trình Thực hành thiết kế logic số: Bài 2

Giáo trình Thực hành thiết kế logic số - Bài 2: Xây dựng bộ cộng trừ trên cơ sở khối cộng bằng toán tử thông qua ví dụ xây dựng khối cộng trừ sử dụng toán tử +, trong bài thực hành này sinh viên tự viết mô tả cho các khối thiết kế, qua đó ôn tập lại các cấu trúc lệnh tuần tự, cách sử dụng tham số tĩnh, cách cài đặt module con, và cuối cùng là cách thức kiểm tra thiết kế. | Khoa Vô tuyến điện tử Bộ môn Kỹ thuật Xung số VXL Thực hành Thiết kế logic số Bài 02 Xây dựng bộ cộng trừ trên cơ sở khối cộng bằng toán tử Mục đích Thông qua ví dụ xây dựng khối cộng trừ sử dụng toán tử trong bài thực hành này sinh viên tự viết mô tả cho các khối thiết kế qua đó ôn tập lại các cấu trúc lệnh tuần tự cách sử dụng tham số tĩnh cách cài đặt module con và cuối cùng là cách thức kiểm tra thiết kế. Công cụ phục vụ thực hành Máy vi tính Thời gian 1h30 1. Khối cộng đơn giản Khối cộng đơn giản thực hiện phép cộng giữa hai số được biểu diễn dưới dạng std_logic_vector hay bit_vector. Các cổng vào gồm hạng tử A B bit nhớ Cin các cổng ra bao gồm tổng Sum và bit nhớ ra Cout Hình Sơ đồ khối bộ cộng Bước 1 Viết mô tả cho khối cộng sử dụng trực tiếp toán tử cộng đầu vào A B và đầu ra Sum có kiểu STD_LOGIC_VECTOR 32 bit Cout và Cin có kiểu STD_LOGIC. Hướng dẫn Khi đó buộc phải khai báo thư viện như sau library IEEE use use use Khối cộng đơn giản có thể viết bằng cú pháp sum a b Lệnh này đặt trực tiếp mô tả kiến trúc dạng mô tả Dataflow . Tuy vậy để có được bit nhớ Cout thì cần bổ xung thêm 1 bit 0 vào các giá trị A B như sau Khai báo các tín hiệu bổ xung trong phần khai báo kiến trúc signal ai std_logic_vector 32 downto 0 Signal Bl std_logic_vector 32 downto 0 Signal Suml std_logic_vector 32 downto 0 Và thực hiện trong phần mô tả kiến trúc như sau Al 0 A Bl 0 B Suml Al Bl Khi đó giá trị Cout là bit cao nhất của Suml Cout Sum1 32 Còn Sum là 32 bit thấp Sum Suml 31 down to 0 Bước 2 Viết module kiểm tra cho bộ cộng vừa viết bằng VHDL thực hiện mô phỏng kiểm tra. Kết quả mô phỏng phải thể hiện được như sau Hình 1 Kết quả mô phỏng bộ cộng Hướng dẫn Sơ đồ kiểm tra nhanh như sau Module kiểm tra nhanh là module không có đầu ra đầu vào nhiệm vụ chính là đặt các giá trị cho các cổng đầu vào của khối kiểm tra. Module được khai báo thực thể là entity test_adder4_gen is end test_adder4_gen

• Điện - Điện tử
• Thực hành thiết kế logic số Bài 2
• Thực hành thiết kế logic số
• Thiết kế logic số
• Xây dựng bộ cộng trừ
• Khối cộng đơn giản
• Tài liệu thiết kế logic số
• Thiết kế mạch logic số chương 3
• Thiết kế mạch logic số
• Thiết kế các khối logic tổ hợp
• Thiết kế các khối logic tuần tự
• Logic tuần tự
• Logic tổng hợp
• Bài giảng Thiết kế mạch logic
• Thiết kế mạch logic
• Toán logic
• Mạch điện tử
• Mạch logic tổ hợp
• Phân tích mạch logic tổ hợp
• Thiết kế mạch logic tổ hợp
• Mạch số học
• logic số
• khái niệm logic số
• định nghĩa logic số
• bài tập logic số
• ứng dụng logic số
• Thực hành thiết kế logic số Bài 1
• Mô phỏng VHDL trên ModelSim
• Chương trình mô phỏng Modelsim
• Khối dịch và thanh ghi dịch
• Thanh ghi dịch
• Thiết kế mạch logic số chương 1
• Mạch logic số
• Thiết kế mạch
• Vi mạch số tích hợp
• Yêu cầu đối với thiết kế logic
• Kiến trúc của các IC khả trình
• Giáo trình Thiết kế logic số
• Mạch logic tuần tự
• Ngôn ngữ mô tả phần cứng VHDL
• Thiết kế các khối mạch dãy
• Thiết kế mạch logic số chương 4
• Thiết kế vi mạch số trên FPGA
• Quy trình thiết kế FPGA
• Thiết kế FPGA
• Bài tập thiết kế FPGA
• Bài giảng Thiết kế logic số
• Công nghệ logic khả trình
• Phƣơng pháp thiết lập cấu hình
• Thiết kế hệ thống số
• Thực hành FPGA bằng Xilin ISE
• Thực hành FPGA bằng Kit SPARTAN 3E
• Cổng logic cơ bản
• Các tham số chính
• Thiết kế các khối số
• Thiết kế số
• Thiết kế các khối nhớ
• Máy trạng thái hữu hạn
• Thiết kế mạch logic số Chương 5
• Thiết kế vi mạch
• Thư viện cổng chuẩn
• Công nghệ chế tạo IC
• Quy trình thiết kế ASIC
• Khối chia số nguyên có dấu
• Khối chia số nguyên không dấu
• Định dạng số thực
• Số thực dấu phảy động
• Thiết kế các mạch số thông dụng
• Định dạng số thực trong thiết kế số
• Mạch nhân số thực dấu phảy động
• Lecture Digital Logic & Design
• Digital logic design
• Analysis of logic circuits
• Boolean Analysis of circuit
• Simplified logic circuit
• Sequential logic
• Logic symbols
• Timing diagrams
• Khối cộng thấy nhớ trước
• Khối dịch không sử dụng toán tử
• Thuật toán cộng dịch trái
• Mã hóa Booth
• Ngôn ngữ VHDL
• Toán tử logic
• Phép dịch không sử dụng toán tử
• Tái cấu hình cho FPGA
• Hoạt động của FPGA
• Kiến trúc của Configurable Logic Blocks
• Thiết kế mạch số trên FPGA
• Kiến trúc Xilinx FPGA
• Quy trình thiết kế trên FPGA
• Dedicated Multiplier