tailieunhanh - Bài giảng Vi xử lý- Chương 5: Bộ định thi

Bài giảng "Vi xử lý - Chương 5: Bộ định thi" có cấu trúc gồm 2 phần cung cấp cho người học các kiến thức về: Đặc điểm các bộ định timer0, timer1, timer2 và timer3, các chế độ hoạt động của bộ định thi. Hi vọng đây sẽ là một tài liệu hữu ích dành cho các bạn sinh viên Công nghệ thông tin dùng làm tài liệu học tập và nghiên cứu. | Chương 5 - Các bộ định thì BK 1. Đặc điểm các bộ định thì timer0 timerl timer2 và timer3. 2. Các chế độ hoạt động. 2009 CE Department dce 2009 Đặc điểm Timer0 Q Đếm tăng 8 16 bit tùy chọn bằng lập trình. Q Cho phép đọc ghi nội dung TMR0H TMR0L . Q Chọn đếm nhảy bước 8 bit. Q Chọn nguồn xung clock trong hay ngoài. Q Báo hiệu đếm tràn bằng ngắt quãng. Q Chọn cạnh tác động đối với xung ngoài. 2009 CE Department 2 dce 2009 Thanh ghi điều khiển T0CON TMR0ON T08BIT T0CS T0SE PSA TOPS2 TOPS1 TOPS0 . TMR0ON bật tắt bộ đếm 0. 1 cho phép đếm 0 cấm đếm. o T08BIT chọn đếm 8 bit hoặc 16 bit. 1 đếm 8 bit 0 đếm 16 bit. o T0CS chọn nguồn clock. 1 clock ngoài chế độ đếm 0 FoSc 4 chế độ định thì 2009 CE Department

TỪ KHÓA LIÊN QUAN
crossorigin="anonymous">
Đã phát hiện trình chặn quảng cáo AdBlock
Trang web này phụ thuộc vào doanh thu từ số lần hiển thị quảng cáo để tồn tại. Vui lòng tắt trình chặn quảng cáo của bạn hoặc tạm dừng tính năng chặn quảng cáo cho trang web này.