tailieunhanh - Bài giảng Chương 5: Digital Interfacing

"Bài giảng Chương 5: Digital Interfacing" để nắm bắt được những nội dung về cách ghép nối hệ trung tâm với thiết bị ngoại vi qua các tín hiệu logic 1/0 và các bài tập. Hy vọng, đây là bài giảng tham khảo hữu ích dành cho các bạn. | Ch 5. DIGITAL INTERFACING Ghép nối hệ trung tâm với Thiết bị ngoại vi qua các tín hiệu logic 1 0 - Parallel in out - PORTS PRINCIPLE PPI CENTRONICS LPT - PCMCIA DUAL PORTED RAM. - INTERCACING TO DEVICES KEY PAD LED TEXT PANEL ENCODER STEP MOTOR . - HI-POWER INTERFACE RELAY SCR TRIAC POWER MOSFET IGBT. - SERIAL IN OUT SYNC ASYNC - RS-232 RS-485 RS-422 - MODEM. P I Ch5-Digi In Out 1 . parallel interface . nGuyan lý In Out nhiều bit đồng thời nhanh gần a. A Port Line 1bit port - Output Port Latched Output chốt ra D_Flip-Flops - Unlatched Input hình . single IO line pin Hlnh . Một bit của Port P I Ch5-Digi In Out 2 1 D Flip-Flop D trigger - Là 1 trong những phần tử cơ bản của hệ dãy - D - data lưu giữ 1 bit số liệu. - 4 6 8 D flip-flop tạo ra 4 6 8 bit register nhiều registers đóng trong 1 chip là SRAM. P I Ch5-Digi In Out 3 - Output Q - ứng với giá trị data input vào thời điểm có clock Q - đảo của Q. - Input Data bit 1 hoặc 0 Clock thường là sườn lên ghi nhận giá trị của data và lưu lại cho đến khi có bit số liệu khác ghi đè lên. Có thể có clear - xóa Preset - đặt trước - Có 2 loại Transparent HC373 và Master- Slave HC374 P I Ch5-Digi In Out 4 2 Write pin bit 0 or 1 clock t - Write bit 0 D flip-flop Q 0 -Q 1 gate 1 R ds MOSFET ON pin 0 - Write bit 1 D flip-flop Q 1 -Q 0 gate 0 R ds MOSFET OFF pin 1 Read pin Input line- out 1 firstly -ReadPin 0 open 3 state lower buffer 1 0 from pin data bus i ReadLatch Reading bit out previously -ReadLatch 0 open 3 state higher buffer 1 0 from pin data bus i P I Ch5-Digi In Out 6