tailieunhanh - Bài giảng Thiết kế luận lý 1: Chương 3

Bài giảng Thiết kế luận lý 1 - Chương 3: Các mạch luận lý tổ hợp thuộc bộ môn Kỹ thuật máy tính. Bài giảng nhằm giúp người học nắm được biểu thức logic dạng chuẩn SoP, PoS; đơn giản biểu thức dạng chuẩn SoP; sử dụng đại số boolean và bìa karnaugh để đơn giản biểu thức logic và thiết kế mạch tổ hợp, mạch tạo parity và mạch kiểm tra parity;.Mời bạn đọc cùng tham khảo. | dce 2012 Khoa KH & KTMT Bộ môn Kỹ Thuật Máy Tính ©2012, CE Department dce 2012 Tài li u tham kh o • “Digital Systems, Principles and Applications”, 8th/5th Edition, . Tocci, Prentice Hall • “Digital Logic Design Principles”, N. Balabanian & B. Carlson – John Wiley & Sons Inc., 2004 ©2012, CE Department 2 dce 2012 Các mạch luận lý tổ hợp ©2012, CE Department dce 2012 M c tiêu • Bi u th c logic d ng chu n SoP, PoS • Đơn gi n bi u th c d ng chu n SoP • S d ng đ i s Boolean và bìa Karnaugh đ gi n bi u th c logic và thi t k m ch t h p • M ch t o parity và m ch ki m tra parity • M ch enable/disable • Các đ c tính cơ b n c a IC s đơn ©2012, CE Department 4 dce 2012 M ch t h p • M c logic ngõ xu t ph thu c vi c t h p các m c logic c a ngõ nh p hi n t i. • M ch t h p không có b nh nên giá tr ngõ xu t ph thu c vào giá tr ngõ nh p hi n t i. A B C 2 1 2 1 3 2 1 3 2 1 3 Y ©2012, CE Department 5

TỪ KHÓA LIÊN QUAN
crossorigin="anonymous">
Đã phát hiện trình chặn quảng cáo AdBlock
Trang web này phụ thuộc vào doanh thu từ số lần hiển thị quảng cáo để tồn tại. Vui lòng tắt trình chặn quảng cáo của bạn hoặc tạm dừng tính năng chặn quảng cáo cho trang web này.