tailieunhanh - Kỹ thuật vi xử lý - Chương số 5

GHÉP 8088 VỚI BỘ NHỚ VÀ TỔ CHỨC VÀO/RA DỮ LIỆU 1. Giới thiệu các tín hiệu của 8088 và các mạch phụ trợ 8284, 8288 . Các tín hiệu của 8088 Hình thể hiện việc chia các tín hiệu của 8088 theo các nhóm để ta dễ nhận diện. Sơ đồ bố trí cụ thể các chân của vy xử lý 8088 được thể hiện trong hình . Sau đây ta sẽ thể hiện chức năng của từng tín hiệu tại các chán cụ thể. + ADO - AD7 [I;O : tín hiệu vào và ra] : Các. | CHƯƠNG 5 GHÉP 8088 VỚI BỘ NHỚ VÀ TỔ CHỨC VÀO RA DỮ LIỆU 1. Giới thiệu các tín hiệu của 8088 và các mạch phụ trợ 8284 8288 . Các tín hiệu của 8088 Hình thể hiện việc chia các tín hiệu của 8088 theo các nhóm để ta dễ nhận diện. Sơ đồ bố trí cụ thể các chân của vy xử lý 8088 được thể hiện trong hình . Sau đây ta sẽ thể hiện chức năng của từng tín hiệu tại các chán cụ thể. ADO - AD7 I O tín hiệu vào và ra Các chân dồn kênh cho các tín hiệu phần thấp của bus dữ liệu và bus địa chỉ. Xung ALE sẽ báo cho mạnh ngoài biết khi nào trên các đường đó có tín hiệu dữ liệu ALE 0 hoặc địa chỉ ALE 1 . Các chân này ở trạng thái trở kháng cao khi ỊjP chấp nhận treo. A8 - A15 O Các bit phần cao của bus địa chỉ. Các chân này ở trạng thái trở kháng cao khi ỊjP chấp nhận treo. A16 s3 A17 S4 A18 S5 A19 S6 O Các chân dồn kênh của địa chỉ phần cao và trạng thái. Địa chỉ A16 - A19 sẽ có mặt tại các chân đó khi ale 1 còn khi AEL 0 thì trên các chân đó có các tín hiệu trạng thái S3 - S6. Các chân này ở trạng thái trở kháng cao khi ỊjP chấp nhận treo. Tờn hióỷu õióửu khióứn hóỷ thọỳng Tờn hióỷu õióửu khióứn bus IO M SI A D0 DT R S 2 A D1 RD A D2 WR LOCK A D3 DEN SO A D4 SSO A D5 ready A d6 HOLD RQ GT 0 A D7 HLDA RQ GT1 A8 INTA QS1 A9 8 õổồỡng dọửn kónh cuớa bus A D phỏửn thỏỳp Âióửu khióứn CPU Âọửng họử Vaỡ nguọửn 8 õổồỡng cuớa bus A phỏửn cao 4 õổồỡng dọửn kónh cuớa bus C Acao Hình . các tín hiệu của 8088 ở chế độ MIN và MAX . Bảng . các bit trạng thái và việc truy nhập các thanh ghi đoạn. S4 S3 Truy nhập đến 0 0 Đoạn dữ liệu phụ 0 1 Đoạn ngăn xếp 1 0 Đoạn mã hoặc không đoạn nào 1 1 Đoạn dữ liệu Bit S6 0 liên tục bit S5 phản kánh giá trị bit IF của thanh ghi cờ. Hai bit S3 và S4 phối hợp với nhau để chỉ ra việc truy nhập các thanh ghi đoạn bảng RD O Xung cho phép đọc. Khi RD 0 thì bus dữ liệu sẵn sàng nhận số liệu từi bộ nhớ hoặc thiết bị ngoại vi. Chân RD ở trạng thái trở kháng cao khi ụP chấp nhận treo. READY I Tín hiệu báo cho CPU biết tình trạng sẵn sàng của thiết bị .