tailieunhanh - Giáo trình KỸ THUẤT XUNG SỐ - Chương 6

Chương 6 : THANH GHI VÀ THANH GHI DỊCH Khái niệm thanh ghi: Thanh ghi n bit la mạch gồm n D Flip Flop đứng độc lập. Những đầu vào/ ra số liệu không có liên hệ với nhau. Thanh ghi dùng để lưu giữ n bit dữ liệu | Chog 6 thanh ghi và thanh ghi dịch 6-1. KHÁI NIỆM VÉ THANH GHI Register Thanh ghi n bit là mạch gồm n D Flip Flop đứng độc lập Những đấu vào ra sô liệu của chúng không có liên hệ với nhau. Thanh ghi dùng để lưu giữ n bít dữ liêu. Các đầu ra sổ liệu data outputs xóa CLR Nạp LOAD Qa D. D2 d3 Các đầu vào số liệu Data inputs Hinh 6-1. Thanh ghi 3 bit Hình 6-1 vẽ mạch của một thanh ghi 3 bit. Ngoài các đầu vào ra số liêu mạch còn có đầu nạp và xoá . Đầu nạp còn gọi là đầu cho phép làm việc . Khi có tín hiệu logic đặt lên đẩu này dữ liêu ở các đầu vào sẽ truyền qua đầu ra tương ứng. Không còn dữ liệu ở cửa vào các đầu ra vẫn giữ nguyên dữ liệu nó đã ghi. Khái niêm về D-Flip Flop đã trình bày ở mục 3-1. 122 Các thanh ghi hiện nay đều là các vi mạch họ TTL hay CMOS gồm ba loại - Loại thanh ghi chốt Latch là loại thanh ghi có thể ghi dữ liêu ở cửa vào trong suốt thời gian đầu nạp nằm ở mức logic cao H hoặc thắp L . Ví dụ 7475 74116. - Loại thanh ghi hoạt động theo sườn xung là các thanh ghi chỉ ghi được số liêu trên của vào ttong khoảng thời gian ứng với sườn lên hoặc sườn xuống của xung đặt ở đầu vào nạp . Ví dụ IC 74273 8 bít họ TTL IC 4174 40174 6 bít họ CMOS. - Loại thanh ghi đầu ra ba trạng thái xem mục l-10-3b ví dụ IC 74373 74374 họ TTL IC 40374 họ CMOS là các chip thanh ghi 8 bit đầu ra ba trạng thái. 1 E 2E 3E 6 2 7E 8C 9E 10E 20 19 18 17 16 15 14 13 12 11 LE CS c 11 1 74LS373 I I Do 3 2 Qo Di 4 5 Qí ũ2 7 6 q2 D3 8 9 q3 D4 13 12 Q4 Ds 14 15 q5 Ds 17 .16 Qa D7 18 19 Q7 b a 3 Hình 6-2. Vỏ và sơ đổ khối của IC 74LS373 Hình 6-2a b tương ứng là vỏ và sơ đồ khối của IC. 74LS373. Mạch có hai đầu điều khiển Đầu cho phép nạp LE Latch Enable tích cực cao và đầu chọn chip cs hay cồn gọi là đầu điều khiển cửa ra OE . Các thao tác điều khiển thanh ghi gồm LE 0 logic cs ỉ logic dữ liêu ở cõa vào Do -ỉ- D7 không nạp được vào thanh ghi. Các đầu ra Qo -í- Q7 ở trạng thái tổng ttở cao. Thanh ghi coi như cách li với bên ngoài cả ở phía cửa vào lẫn cửa ra. LE ỉ cs ỉ Dữ liêu ỏ cửa vào