tailieunhanh - Giáo trình giao diện và ghép nối ngoại vi part 3

Tham khảo tài liệu 'giáo trình giao diện và ghép nối ngoại vi part 3', kỹ thuật - công nghệ, điện - điện tử phục vụ nhu cầu học tập, nghiên cứu và làm việc hiệu quả | Ngắt cứng được chia làm hai loại là ngắt che được và không chc được. - Ngắt có the bị chc maskable có thế bị cấm che bằng lệnh hợp ngữCLI xóa cờ ngắt khi đó cờ 1F 0. Nên bị che thì mặc dừ được gọi. chương trình xử lý ngắt tương ứng cũng không hiện. Lệnh STI đặt cờ ngắt cho phép các ngắt bị che trở lại hoạt động. Ký hiệu ngắt này là IRQxx hay IRxx trong đó XX là chỉ số ngắt. - Ngắt không che được non-maskable - NMI luôn được thực hiện kế cã khi ngắt này được gọi ngay sau lệnh CLÌ. Ngắt này liên quan lới các hóng hóc phần cứng nghiêm trọng thí dụ. hỏng RAM . Ngắt NMI tương đương ngắt mềm ĨNT2h. Ngoài ra ngắt có hể được phân loại theo quan diem hệ thống ngắt trong hay ngắt ngoài. 3. Sơ đồ khôi của chip 8259 Vì có nhiều ngắt dến từ các thành phần khác nhau của hệ thống có the xuất hiện cùng một lúc trong khi vi xứ lý chí có một lối vào INTR nhận tín hiệu ngắt nên trước tiên chúng cần phải được chuyển tới một chip điều khiển ngát PIC programmeble interrupt controller . Một PIC 8259 có khả nẫng dồng thời nhận tám yêu cầu ngắt IRQ hay IR . PIC gán cho mỗi yêu cầu ngắt một mức ưu tiên dựa vào chức năng chính của yêu cầu ngắt và chuyến cho CPU yêu cầu ngắt có mức cao nhất trước. Hình là sơ đồ khối bên trong và các chân của PIC 8259. Các yêu cáu ngắt được xử ỉỷ bởi 4 thanh ghi - Thanh ghi IRR interrupt request register ghi các yêu cầu ngắt từ đầu vào IR0-IR7. - Thanh ghi ISR interrupt service register ghi yêu cầu ngắt đang được phục vụ. - Thanh ghi IMR interrupt mask register thanh ghi che ngắt cho IRO đến IR7. - Thanh ghi PR priority register thanh ghi xử lý ưu tiên. Mạch logic giải quyết ưu tiên PR priority register trên cơ sở nội dung cùa bốn thanh ghì này quyết định yêu cầu ngắt INT gửi đến CPU hay không thông qua logic điều khiển control logic của 8259. Các chán và tin hiệu của PỈC 8259 như sau 30 cs chân sô 1 lối vào tín hiệu chọn chip WR chân số 2 CPU có thể viết số liệu vào các thanh ghi bên trong cúa 8259. RD chân số 3 CPU có thể đọc số liệu từ 8259. .