tailieunhanh - Giáo trình CÔNG NGHỆ VI ĐIỆN TỬ - Chương 5

Chương 5 : Công nghệ mạch tích hợp 1. Các bước thiết kế mạch IC ý tưởng - thiết kế kiến trúc - thiết kế logic - thiết kế vật lý - sản xuất - chíp mới | Chương 5 Công nghệ mạch tích hợp Chương 5 CÔNG NGHỆ MẠCH TÍCH HỢP . Các bước thiết kế IC Hình Các bước thiết kế tạo IC 22 Chương 5 Công nghệ mạch tích hợp . Các bước chế tạo IC 23 Chương 5 Công nghệ mạch tích hợp . Quy tắc layout vi mạch FABRICATION PROCESS SPECIFICATION Product Group Metal Gate CMOS Title Circuit Design Rules 1. PURPOSE To be used in circuit design 2. FIRST MASK . Spacing between P-Well and p source Drain diffusion min. mils 1A . p- to p- spacing different voltages min. mils IB . P- diffusion line width as value resistor mils K . P- to P- spacing as resistor min mil ID . p overlaps P- well min mils outside P-well mìn mils inside 3. SECOND MASK - p DIFFUSION . Diffusion line width min mils 2A . p to p spacing source to drain for voltage equals or less than volts - mils for voltage larger mils 2B 2C . p to N - spacing different potentials mils min. mils preferred. 2D . p to N spacing different potentials and greater than 12 Volts mils mln 2E . p to N spacing same potential mils 2F FPS - 360030 SHEET 1 OF 6 .