tailieunhanh - Một số mạch-vi mạch cần cho Robot .chương 6 .Mạch giải mã

Định nghĩa mạch giải mã Mạch giải mã là mạch là mạch logic có nhiều đầu vào Ai và nhiều đầu ra Fj , trong đó, một hoặc một số đầu ra Fj nào đó sẽ có mức logic 1 ứng với một tổ hợp tín hiệu nhất định trên các đầu vào Ai, th-ờng gọi là các đầu vào địa chỉ. GIải mã. | MACH GIẢI MÃ 1. Đinh nghĩa mach giải mã Mạch giải mã là mach là mach logic có nhiều đẩu vào A và nhiều đầu ra Fj trong đó một hoặc một số đầu ra Fj nào đó sẽ có mức logic 1 ứng với một tổ họp tín hiệu nhất đinh trên các đầu vào Aị th-ờng gọi là các đầu vào đia chỉ. 2. Phân loai Có một số mạch giải mã th-ờng dùng nh- sau - Giải mã từ nhi phân sang thập phân giải mã 2 10 . - Giải mã từ BCD sang thập phân. - Giải mã từ nhi phân sang ma trân chỉ thi. - Giải mã từ BCD sang ma trận chỉ thi. Ö đây ta chỉ xét đến mạch giải mã 2 10 là loại mạch giải mã thông dụng nhất. 3. Mạch giải mã 2 10 Ao A A A Giải mã 2-10 F0 F1 Fn-1 Hình Bộ giải mã 2- Giả sử có nhóm mã k chữ số hê 2 N 2k_Ịà số tổ hợp mã có đ- ợc. Trên hình biểu diễn một bộ giải mã 2-10 có 2k đầu vào ký hiêu từ A0 A0 đến Ak-1 Ak-1 và N đầu ra ký hiêu từ F0 đến Fn-1. Có thể thấy rằng mỗi đầu ra F sẽ nhận một giá trị logic 1 ứng với một mintec mị xác định của k biến đầu vào. Các đầu ra còn lại đều có giá trị logic 0. Nh- vậy mạch giải mã 2-10 có tính chất của một hàm and và một cách có thể biểu diễn bộ giải mã bằng bộ ph- ơng trình sau F0 F1 Fn-2 Fn-1 Ngoài hê ph- ơng trình trên ng- ời ta còn có thể sử dụng một dạng khác gọi là bảng chân lý của mạch để biểu diễn mạch giải mã. Để minh hoạ chúng ta xét mạch giải mã 2-10 có ba biến đầu vào. Bộ giải mã này có bảng chân lý nh- sau __ Đầu ra A2 A1 A0 F0 F1 F2 F3 F4 F5 F6 f7 0 0 0 1 0 0 0 0 0 0 0 0 0 1 0 1 0 0 0 0 0 0 0 1 0 0 0 1 0 0 0 0 0 0 1 1 0 0 0 1 0 0 0 0 1 0 0 0 0 0 0 1 0 0 0 1 0 1 0 0 0 0 0 1 0 0 1 1 0 0 0 0 0 0 0 1 0 1 1 1 0 0 0 0 0 0 0 1 Có thể thiết kế mạch giải mã này theo sơ đổ nh- trên hình . Về ph-ơng diên kỹ thuật ng-ời ta th-ờng thực hiên các phần tử AND trên hình theo ph- ơng pháp RDL Resistor Diode Logic nh- trên hình . Dạng kết cấu nh-trên hình gọi là dạng kết cấu ma trận vuông. Số phần tử AND độc lập với nhau là 2k do đó số .