tailieunhanh - The VHDL Cookbook phần 9

Hướng dẫn lấy một phần chỉ đơn giản là một cuộc gọi đến bộ nhớ đọc thủ tục. Đăng ký máy tính được sử dụng để cung cấp địa chỉ, lá cờ lấy là đúng, và kết quả là quay trở lại vào hướng dẫn đăng ký hiện tại. Đăng ký máy tính sau đó được tăng thêm một cách sử dụng các thủ tục số học được định nghĩa trước. | 7-36 The VHDL Cookbook component latch_buffer_32 port d in bit_32 q out bus_bit_32 bus latch_en in bit out_en in bit end component component signext_8_32 port a in bit_8 b out bus_bit_32 bus en in bit end component signal op1_bus bus_bit_32 signal op2_bus bus_bit_32 signal r_bus bus_bit_32 signal AỤU_ỌC CC_bits signal CC CC_bits signal current_instr bit_32 alias instr_a1 bit_8 is current_instr 15 downto 8 alias instr_a2 bit_8 is current_instr 7 downto 0 alias instr_a3 bit_8 is current_instr 23 downto 16 alias instr_op bit_8 is current_instr 31 downto 24 alias instr_cm cm_bits is current_instr 19 downto 16 signal reg_a2 bit_8 signal reg_result bit_32 signal addr_latch_en bit signal disp_latch_en bit signal disp_out_en bit signal d2_en bit signal dr_en bit signal instr_latch_en bit signal immed_signext_en bit signal ALU_op ALU_command signal CC_latch_en bit signal CC_comp_result bit signal PC_latch_en bit signal PC_out_en bit signal reg_port1_en bit signal reg_port2_en bit signal reg_port3_en bit signal reg_port2_mux_sel bit signal reg_res_latch_en bit begin -- architecture RTL of dp32 reg_file reg_file_32_RRW generic map depth 8 port map a1 instr_a1 q1 op1_bus en1 reg_port1_en a2 reg_a2 q2 op2_bus en2 reg_port2_en a3 instr_a3 d3 reg_result en3 reg_port3_en reg_port2_mux mux2 generic map width 8 port map i0 instr_a2 i1 instr_a3 y reg_a2 sel reg_port2_mux_sel Figure7-26 continued . 7. Sample Models The DP32 Processor 7-37 The architecture refers to the items declared in the packages dp32_types and ALU_32_types so a use clause for these packages is included. The declaration section of the architecture contains a number of component declarations corresponding to the entity declarations listed in . Instances of these components are subsequently used to construct the processor architecture. Next a number of signals are declared corresponding to the buses illustrated in Figure7-16. These are followed by further signal declarations for control signals .