tailieunhanh - CHUYÊN ĐỀ ASIC

ASIC (Application Specific IC). IC and PGA package (Pin Grid Array) (hình ). Tính toán kích cỡ IC: theo số lượng cổng (logic-gate hay transistor) bên trong IC. Đơn vị tính kích cỡ IC là NAND hoặc NOR gate. Ví dụ: 100k-gate = two- input NAND gates. 2-input NAND gate = 4 CMOS transistors. Tương tự cho NOR gate. (xem chương dẫn nhập) | CHUYÊN ĐÊ ASIC ThS NGUYỄN BÁ HỘI Đối tượng sinh viên năm 5 ngành Điện tử Khoa Điện tử Viễn thông Sách tham Cách thức tính Dan CHƯƠNG 1 Giới thiệu Các loại . Full-custom . Standard-Cell-Based ASIC CBIC .6 . Gate-array-based ASIC gA .8 . PLD . PLA Qui trình thiết kế Kết CHƯƠNG 2 CMOS CMOS transistor. 12 . Transistor kênh dẫn loại . Bão hòa vận tốc velocity saturation .15 . Mức Qui trình chế tạo Qui luật thiết Tế bào logic tổ hợp Combinational Logic Cell .20 . Định luật de . Drive . TG Tế bào logic tuần tự Sequential Logic Cell .23 . Bộ chốt dữ liệu - latch or . Flip-Flop. 24 . Cổng đảo có xung clock - Clocked I O cell . 26 Trình dịch cell - Cell CHƯƠNG 3 Thiết kế thư viện Mô hình trở của Tụ ký Logical Effort. 27 . Ước tính . Diện tích logic hiệu quả Bài tập . 31 CHƯƠNG 4 Sách tham khảo 1. Michael . Smith Application Spesific ICs Addison Wesley 1997 2. Charles H. Roth Digital System Design using VHDL PWS 1998 3. Stephen Brown Zvonko Fundamentals of Digital Logic with VHDL Design Mc-GrawHill 2000 4. Neil . Weste Kamran Principles of CMOS VLSI Design - a system prospective Addison Wesley 1993 5. David Johns Ken Martin Analog IC design John Wiley Sons 1997 6. Kang Leblebici CMOS Digital ICs Mc-GrawHill 1999 7. Allen Holberg CMOS Analog Circuit Design Oxford University Press 2002 8. John P. Uyemura Circuit Design for CMOS VLSI Kluwer Publisher 1992 9. Nguyen Quoc Tuan Giao trinh ngon ngu VHDL de thiet ke vi mach 2002 Cách thức tính điểm Bài tập 20 Thực hành 20 Thi cuối kỳ cho phép dùng tài liệu 60 2 Dẫn nhập Bảng Karnaugh 2-input NAND NOR vẽ mạch CMOS logic tương đương ký hiệu. Tầm quan trọng của NAND NOR .