tailieunhanh - Giáo trình phân tích quy trình ứng dụng điều phối cung cấp processor cho bo mạch p7

Tham khảo tài liệu 'giáo trình phân tích quy trình ứng dụng điều phối cung cấp processor cho bo mạch p7', công nghệ thông tin, hệ điều hành phục vụ nhu cầu học tập, nghiên cứu và làm việc hiệu quả | Page Table Ptr PE Page Frame Hình . Sơ đồ chuyển địa chỉ trong hệ thống phân trang Memry kích thước của PCT có thể lớn và thay đổi theo kích thước của tiến trình do đó trong kỹ thuật bộ nhớ ảo hệ điều hành thường chứa PCT trong bộ nhớ chính và dùng một thanh ghi để ghi địa chỉ bắt đầu của bộ nhớ nơi lưu trữ PCT của tiến trình khi tiến trình được nạp vào bộ nhớ chính để chạy. Đa số các hệ điều hành đều thiết kế một bảng trang riêng cho mỗi tiến trình. Nhưng mỗi tiến trình có thể chiếm giữ một không gian lớn bộ nhớ ảo trong trường hợp này bảng trang rất lớn và hệ thống phải tốn không gian bộ nhớ để chứa nó. Ví dụ nếu một tiến trình có đến 231 2GB bộ nhớ ảo mỗi trang có kích thước 29 512 byte thì tiến trình này phải cần đến 222 phần tử trong bảng trang. Để khắc phục vấn đề này trong các kỹ thuật bộ nhớ ảo hệ thống lưu trữ bảng trang trong bộ nhớ ảo chứ không lưu trữ trong bộ nhớ thực và bản thân bảng trang cũng phải được phân trang. Khi tiến trình thực hiện chỉ có một phần của bản trang được nạp vào bộ nhớ chính đây là phần chứa các phần tử của các trang đang thực hiện tại thời điểm hiện tại. Một số processor sử dụng lược đồ hai cấp two-level để tổ chức các bảng trang lớn trong lược đồ này có một thư mục bảng trang page directory mà mỗi phần tử trong nó trỏ đến một bảng trang. Trong trường hợp này nếu chiều dài của thư mục trang là X và chiều dài tối đa của một bảng trang là Y thì tiến trình có thể có X x Y trang. Chiều dài tối đa của một bảng trang chỉ bằng kích thước của một trang. Chúng ta sẽ xem ví dụ minh họa ềvelảig trang hai cấp sau đây Page table 0 1 2 PT1 3 4 Top-level Page table 1023 0 1 2 3 4 Đến các Page 0 1 2 TA 0 1 2 3 4 Đến các Paơe Giả sử có một không gian địa chỉ ảo 32 bít được chia thành 3 trường PT1 10 bít PT2 10 bít và Offset 12 bít. Hình vẽ cho thấy cấu trúc của bảng trang 2 cấp tương ứng với không gian địa chỉ ảo 32 bít. Bên trái là top-level của bảng trang bảng trang cấp 1 nó gồm có 1024 mục vào tương ứng với 10 bít của PT1 tức là .