tailieunhanh - Giáo trình phân tích quy trình ứng dụng nguyên lý cải thiện chất lượng nông sản bằng kỹ thuật điều chỉnh nhiệt p4

Nếu chuyển các bit IT0 () và IT1 () lên cao thì các ngắt phần cứng ngoài INT0 và INT1 trở thành các ngắt kích phát sườn. Khi đó nếu có một tín hiệu chuyển từ cao xuống thấp cấp cho chân thì bộ vi đièu khiển sẽ bị ngắt và buộc nhảy đến bảng véctor ngắt tại địa chỉ 0013H để thực hiện trình phục vụ ngắt. Đối với trường hợp kích phát sườn, nguồn ngắt ngoài phải được giữ ở mức cao tối thiểu là một chu kỳ máy, và sau đó duy trì mức thấp cũng. | Thanh ghi điều khiển nguồn. Thanh ghi điều khiển nguồn PCON chứa các bit điều khiển chế độ nguồn. Bit SMOD bit 7 tăng gấp đôi tốc độ baud của port nối tiếp khi port này hoạt động ở chế độ 1 2 hoặc 3. Các bit 4 5 6 của PCON không đuợc định nghĩa. Các bit 2 và 3 là các bit cờ đa mục đích dành cho ứng dụng của nguời sử dụng . Các bit điều khiển nguồn nguồn giảm PD bit 1 và nghỉ IDL bit 0 . Lệnh thiết lập bit PD 1 sẽ là lệnh cuối cùng đuợc thực thi truớc khi đi vào chế độ nguồn giảm. ở chế độ nguồn giảm Mạch dao động trên chip ngừng hoạt động. Mọi chức năng ngừng hoạt động . Nội dung của Ram trên chíp đuợc duy trì. Các chân port duy trì mức logic của chúng. ALE và PSEN đuợc giữ ở mức thấp. Chỉ ra khỏi chế độ này bằng cách reset hệ thống. Trong suốt thời gian chế độ nguồn giảm Vcc có điện áp 2V. Cần phải giữ cho Vcc có điện áp không thấp hon sau khi đạt đuợc chế độ nguồn giảm cần phục hồi Vcc 5V tối thiểu 10 chu kỳ dao động truớc khi chân RST đạt mức thấp lần nữa. Lệnh thiết lập bit IDL 1 sẽ là lệnh sau cùng đuợc thực thi truớc khi đi vào chế độ nghỉ. ở chế độ nghỉ tín hiệu clock nội đuợc khoá không cho đến CPU nhung không khoá đối với các chức năng ngắt định thời và port nối tiếp. Trạng thái CPU đuợc duy trì và nội dung của tất cả các thanh ghi cũng đuợc giữ không đổi. Các chân port cũng đuợc duy trì các mức logic của chúng. ALE và PSEN đuợc giữ ở mức cao. Chế độ nghỉ kết thúc bằng cách cho phép ngắt hoặc bằng cách reset hệ thống. . Bộ đếm bộ định thời của AT89C52. AT89C52 có ba bộ định thời bộ đếm chúng có thể đựợc dùng làm bộ định thời để tạo trễ thời gian hoặc làm bộ đếm để đếm các sự kiện xảy ra bên ngoài bộ vi điều khiển. Timer 0 và Timer 1 Cả hai bộ định thời Timer 0 và Timer 1 đều có độ dài 16 bit. Do AT89C52 có cấu trúc 8 bit nên mỗi bộ định thời được truy nhập dưới dạng hai thanh ghi độc lập là byte thấp TL0 đối với Timer 0 TL1 đối với Timerl và byte cao TH0 TH1. Để vi điều khiển xác định xem sử dụng Timer nào cũng như xác định việc dùng nó làm bộ định .