tailieunhanh - Kỹ thuật vi xử lý - Chương 4

Ghép 8088 với bộ nhớ và tổ chức vào ra dữ liệu 1. Giới thiệu tín hiệu chân của 8088 và các mạch phụ trợ a. Bảy nhóm tín hiệu IO/M (S1) DT/R (S2) RD WR (LOCK) DEN (S0) SS0 READY HOLD (RQ, GT0) HLDA (RQ, GT1) INTA (QS1) ALE (QS0) NMI INTR RESET MN/MX TEST CLK Vcc GND GND AD0 AD1 AD2 AD3 AD4 AD5 AD6 AD7 A8 A9 A10 A11 A12 A13 A14 A15 A16/S3 A17/S4 A18/S5 A19/S6 | TRƯỜNG ĐẠI HỌC KỸ THUẬT CỔNG NGHIỆP CHƯƠNG 4 GHÉP 8088 vớl BÒ NHỚ VÀ Tổ CHỨC VÀO RA DỪ LIÊU 1. Giói thiêu tín hièu chán của 8088 và các mach phu trơ a. Bảy nhóm tín hiêu tín hiệu điều khiển hệ thống tín hiệu điều khiển bus tín hiệu điều khiển CPU tín hiệu đồng hồ clock và nguồn IO M S1 AD0 DT R S2 AD1 RD AD2 WR LOCK AD3 DEN S0 AD4 SS0 AD5 READY AD6 HOLD RQ GT0 AD7 HLDA RQ GT1 A8 INTA Qs1 A9 ALE Qs0 A10 NMI A11 INTR A12 RESET A13 MN MX A14 TEST A15 CLK A16 S3 Vcc A17 S4 GND A18 S5 GND A19 S6 8 đường dồn kênh của bus A D phần thấp 8 đường dồn kênh của bus A phần cao 4 đường dồn kênh của bus A C phần cao Hình vẽ Các tín hiệu của 8088 ở chế độ Min và Max S6 0 liên tục S5 phản ánh cờ IF S3 S4 cùng phối hợp để chỉ ra việc truy nhập các thanh ghi đoạn S4 S3 Truy nhập đên các đoạn 0 0 Đoạn dữ liệu phụ ES 0 1 Đoạn ngăn xếp SS 1 0 Đoạn mã hoặc không đoạn nào 1 1 Đoạn dữ liệu Bảng Các bit trạng thái và việc truy nhập đến các thanh ghi đoạn Hình vẽ Đóng vỏ DIP 40 chân của 8088 86 s AD7 - AD0 I O Các chân dồn kênh cho tín hiệu phần thấp của bus địa chỉ và dữ liệu. Khi xung ALE 0 báo cho mạch ngoài biết trên đường đó các chân có tín hiệu dữ liệu ALE Address Latch Enable . Khi xung ALE 1 báo cho mạch ngoài biết trên đường đó các chân có tín hiệu địa chỉ. Các chân này ở trạng thái trở kháng cao khi 8088 chấp nhận treo Hold . s A15-A8 O Là các bit phần cao của bus địa chỉ. Các chân này ở trạng thái trở kháng cao khi 8088 chấp nhạn treo. J A16 S3 S17 S4 A18 S5 A19 S6 O Là các chân dồn kênh của địa chỉ phần cao của tín hiệu trạng thái. A Address S Status . Khi ALE 0 Tại các chân này là tín hiệu trạng thái S6-S3. Khi ALE 1 Tại các chân này là tín hiệu địa chỉ. Các chân này ở trạng thái trở kháng cao khi 8088 chấp nhận treo. J RD O Tín hiệu điều khiển đọc Xung cho phép đọc . Khi RD 0 thì bus dữ liệu sẵn sàng nhận dữ liệu từ bô nhớ hoặc thiết bị ngoại vi. Chân RD ở trạng thái trở kháng cao khi 8088 chấp nhận treo. 48 Nguyễn Tiến Duy - Trung tâm Kỹ thuật máy tính - Bộ môn Kỹ thuật máy