tailieunhanh - Giáo trình lập trình Verilog Tiếng Việt 2

Trình tự nghĩa là các câu lệnh được thực hiện theo trình tự nhất định: trên xuống. Quyết định là sự qui định sẽ thực hiện chương trình như thế nào phụ thuộc vào sự thoả mãn các điều kiện nhất định. Vòng lặp thể hiện sự thực hiện có tính lặp một số đoạn lệnh của chương trình khi các điều kiện nào đó vẫn được thỏa mãn | Tom tat bài giang TK Hê Thong Sô Phan Verilog Chưởng IV CÁC DANG DỮ LIỆU I. Đàt già trí Verilog bao gồm 4 gia trị cơ bản. Hầu hết các dạng dữ liệu Verilog chứa các gia trị sau 0 mức logic 0 hoặc điếu kiện sai. 1 mức logic 1 hoac điếu kiện đung. X mức logic tuy định Z trang thai tong trơ cao. X va Z dung co giơi han trong tong hơp synthesis II. Wire Mo ta vật liệu đứơng day dan trong một mach điện va đứơc dung đế kết nối cac cong hay cac modulệ. Gia trị cua Wirệ co thệ đoc những khong đứơc gan trong ham function hoac khoi block . Wirệ khong lứu trứ gia trị cua no nhứng van phai đứơc thức thi bơi 1 lệnh gan kế tiếp hay bơi sứ kết nổi Wirệ vơi ngo ra cua 1 cong hoac 1 modulệ. Nhứng dang đac biệt khac cua Wire Wand wirệd_and gia trị phu thuọc vao mức logic And toan bo bo điệu khiến kết noi đến Wirệ. Wor wirệd_or gia trị phu thuôc vao mức logic Or toan bo bo điệu khiến kết noi đến Wirệ. Tri thrệệ_statệ tất ca bo điệu khiến kết nối đến 1 tri phai ơ trang thai tong trơ cao. 1. Cú phàp Wire msb lsb tện biến wirệ. Wand msb lsb tện biến wand. Wor msb lsb tện biến wor. Tri msb lsb tện biến tri. 2. Ví dú GV Nguyên Trong Hai Trang 6 Tom tat bài giang TK Hê Thong Sô Phan Verilog Wire c Wand d Assign d a Assign d b gia trị d la mức logic của phep And a va b. Wire 9 0 A vectơ A co 10 wire. III. Reg Reg register la một dối tứơng dứ liéủ ma no chứa gia trị tứ một thủ tủc gan kế tiếp. Chủng chỉ dứơc dủng trong ham va khối thủ tủc. Reg la một loai biến Verilog va khong nhất thiết la thanh ghi tự nhien. Trong thanh ghi nhieủ bit data dứơc lứủ trữ bang nhứng chữ so khong dấủ va khong co kí hiệủ dủoi mơ rông dứơc thức hiện ma ngứơi sử dủng co chủ y la so bủ hai. 1. Cú phap Reg msb lsb ten biến reg. 2. Ví du Reg a biến thanh ghi dơn gian 1 bit. Reg 7 0 A mọt vectơ 8 bit mọt bank của 8 thanh ghi. Reg 5 0 b c hai biến thanh ghi 6 bit. IV. Input Output Inoút Nhứng từ khoa nay biếủ thị ngo vao ngo ra va port hai chieủ của mot modủle hoặc task. Mot port ngo ra co thế dứơc cấủ hình từ cac dang