tailieunhanh - Vi xử lý - c4

Ghép nối các chip nhớ EPROM và SRAM với Bus hệ thống sao cho không xảy ra xung đột: Các chip nhớ bị cấm khi vi xử lý truy cập các cổng I/O Chỉ có một chip nhớ hoạt động khi vi xử lý truy cập bộ nhớ. Thực hiện một mạch giải mã địa chỉ bộ nhớ dùng các chip giải mã hoặc các cổng logic hoặc kết hợp cả hai. | Chương 4 Phân loại bộ nhớ bán dẫn Hoạt động của các chip EPROM Hoạt động của các chip SRAM Bus hệ thống của hệ vi xử lý 8088 Bài toán thiết kế bộ nhớ Mục tiêu và biện pháp thiết kế Ghép nối các chip nhớ EPROM và SRAM với Bus hệ thống sao cho không xảy ra xung đột: Các chip nhớ bị cấm khi vi xử lý truy cập các cổng I/O Chỉ có một chip nhớ hoạt động khi vi xử lý truy cập bộ nhớ Thực hiện một mạch giải mã địa chỉ bộ nhớ dùng các chip giải mã hoặc các cổng logic hoặc kết hợp cả hai Phân loại bộ nhớ bán dẫn Bộ nhớ bán dẫn (Semiconductor memory) SAM (Sequential Access Memory) RAM (Random Access Memory) ROM (Read Only Memory) RWM (Read Write memory) PROM EPROM EEPROM Flash ROM SRAM DRAM Các chip EPROM EPROM A0 A1 A 2 A 3 A 4 A 5 A 6 A 7 A 8 A p-1 Vpp D0 D 1 D 2 D 3 D 4 D 5 D 6 D m-1 CE OE PGM p chân địa chỉ Các chân điều khiển m chân dữ liệu Điều khiển đọc Chọn chip Dung lượng của 1 chip nhớ Một chip nhớ được xem như một mảng gồm n ô nhớ. Mỗi ô nhớ lưu trữ được . | Chương 4 Phân loại bộ nhớ bán dẫn Hoạt động của các chip EPROM Hoạt động của các chip SRAM Bus hệ thống của hệ vi xử lý 8088 Bài toán thiết kế bộ nhớ Mục tiêu và biện pháp thiết kế Ghép nối các chip nhớ EPROM và SRAM với Bus hệ thống sao cho không xảy ra xung đột: Các chip nhớ bị cấm khi vi xử lý truy cập các cổng I/O Chỉ có một chip nhớ hoạt động khi vi xử lý truy cập bộ nhớ Thực hiện một mạch giải mã địa chỉ bộ nhớ dùng các chip giải mã hoặc các cổng logic hoặc kết hợp cả hai Phân loại bộ nhớ bán dẫn Bộ nhớ bán dẫn (Semiconductor memory) SAM (Sequential Access Memory) RAM (Random Access Memory) ROM (Read Only Memory) RWM (Read Write memory) PROM EPROM EEPROM Flash ROM SRAM DRAM Các chip EPROM EPROM A0 A1 A 2 A 3 A 4 A 5 A 6 A 7 A 8 A p-1 Vpp D0 D 1 D 2 D 3 D 4 D 5 D 6 D m-1 CE OE PGM p chân địa chỉ Các chân điều khiển m chân dữ liệu Điều khiển đọc Chọn chip Dung lượng của 1 chip nhớ Một chip nhớ được xem như một mảng gồm n ô nhớ. Mỗi ô nhớ lưu trữ được m-bit dữ liệu Dung lượng của chip thường được biểu diễn: nxm Ví dụ: Một chip có dung lượng 2Kx8 nghĩa là chip đó có 2048 ô nhớ và mỗi ô nhớ có thể lưu trữ được 1 byte dữ liệu m chính là số chân dữ liệu của chip log2(n) = p là số chân địa chỉ của chip Hoạt động ghi dữ liệu vào EPROM Việc ghi dữ liệu vào EPROM được gọi là lập trình cho EPROM Được thực hiện bằng thiết bị chuyên dụng gọi là Bộ nạp EPROM Chân Vpp được cấp điện áp tương ứng với từng loại chip gọi là điện áp lập trình Dữ liệu tại các chân dữ liệu sẽ được ghi vào một ô nhớ xác định nhờ các tín hiệu đưa vào ở các chân địa chỉ và một xung (thường gọi là xung lập trình) đưa vào chân PGM Hoạt động đọc dữ liệu từ một chip EPROM Để đọc dữ liệu từ 1 ô nhớ nào đó của 1 chip EPROM nào đó, Bộ vi xử lý cần phải: Chọn chip đó: 0 -----> CE Áp các tín hiệu địa chỉ của ô nhớ cần đọc vào các chân địa chỉ Ap-1 – A0 Đọc: 0 ------ > OE Kết quả là m bit dữ liệu cần đọc xuất hiện ở các chân dữ liệu Dm-1 – D0 Họ EPROM thông dụng 27x Số hiệu của chip