tailieunhanh - Tài liệu vi xử lý: Chương 2 - Tổ chức hệ thống vi xử lý

Tài liệu vi xử lý: Chương 2 - Tổ chức hệ thống vi xử lý giúp bạn nắm bắt các kiến thức về chu kỳ Bus, cách mã hóa lệnh, các cách định địa chỉ. Cùng tham khảo nhé. | Tài liệu vi xử lỷ Tổ chức hệ thống vi xử lỷ CHƯƠNG 2 TỔ CHỨC HỆ THỐNG VI XỬ LÝ 1. Giới thiệu Tất cả các máy vi tính IBM họ PC hoặc các máy vi tính tương thích IBM đều sử dụng P Intel họ iAPX. Bảng liệt kê các đặc tính cơ bản của một số P của Intel trong đó 80486 chứa một bộ điều khiển cache tích hợp và 8 KB RAM tĩnh Pentium chứa cache 16 KB RAM tĩnh. Bảng Kiến trúc các P của Intel 8 bit 16 bit và 32 bit ĐẶC T ÍNH 8080 8086 8088 80186 80188 80286 80386 386SX 486 Pentium Bus địa chỉ số bit 8 16 8 16 8 16 32 16 32 Đường dữ liệu nội số bit 8 16 16 16 16 16 32 32 32 64 Tốc độ MHz 2 5 8 10 5 8 8 10 8 10 6 8 10 20 16 20 25 33 16 25-66 Thanh ghi đến thanh ghi s word Đáp ứng interrupt s Địa chỉ bộ nhớ 64K 1M 1M 1M 1M 16M 4G 4G 4G Cách định địa chỉ 5 24 24 24 24 24 28 28 28 Coprocessor 0 8087 8087 8087 8087 80287 80287 80387 80287 80387 On chip Số thanh ghi đa dụng 6 8 8 8 8 8 8 8 8 Số thanh ghi đoạn 0 4 4 4 4 4 6 6 6 Điều khiển interrupt 8259-A 8259 -A 8259-A On chip On chip 8259-A 8259-A 82335 Ị1PLD Timer -counter 8253 8253 54 8253 54 On chip On chip 8253 54 8253 5 4 8253 5 4 On chip 2. ụP 8086 8088 . Mô tả . Định thì chu kỳ bus Mỗi chu kỳ bus bắt đầu bằng việc xuất địa chỉ bộ nhớ hoặc I O port chu kỳ xung nhịp T1 . Với 8086 thì địa chỉ này có thể là địa chỉ bộ nhớ 20 bit địa chỉ I O gián tiếp 16 bit thanh ghi DX hay địa chỉ I O trực tiếp 8 bit. Bus điều khiển có 4 tín hiệu tác động mức thấp là MEMR MEMW IOR và ĨOW. Phạm Hùng Kim Khánh Trang 22 Tài liệu vi xử lý Tổ chức hệ thống vi xử lý Các chuỗi sự kiện xảy ra trong một chu kỳ bus đọc bộ nhớ T1 pP xuất địa chỉ bộ nhớ 20 bit. Các đường dữ liệu không hoạt động và các đường điều khiển bị cấm T2 Đường điều khiển MEMR xuống mức thấp. Đơn vị bộ nhớ ghi nhận chu kỳ bus này là quá trình đọc bộ nhớ và đặt byte hay word có địa chỉ đó lên data bus. T3 pP đặt cấu hình để các đường data bus là nhập. Trạng thái này