tailieunhanh - Chapter 4: Ghép nối hệ thống vi xử lý

Giới thiệu về bộ nhớ và Ghép nối vi xử lý với bộ nhớ. Các thuật ngữ về bộ nhớ: Dung lượng (Kbit, Mbit, Gbit); Tổ chức bộ nhớ (Các đường địa chỉ; Các đường dữ liệu) | CHƯƠNG 4: GHÉP NỐI HỆ THỐNG VI XỬ LÝ Phạm Thế Duy ptduy@ GHÉP NỐI HỆ THỐNG VI XỬ LÝ Giới thiệu về bộ nhớ. Ghép nối vi xử lý với bộ nhớ Các thuật ngữ về bộ nhớ Dung lượng Kbit, Mbit, Gbit Tổ chức bộ nhớ Các đường địa chỉ - Address lines Các đường dữ liệu - Data lines Tốc độ/ Định thời: Speed / Timing Thời gian truy cập - Access time Khả năng ghi dữ liệu - Write ability ROM RAM Các loại bộ nhớ ROM Mask Rom PROM – OTP EPROM – UV_EPROM EEPROM Flash memory Các loại bộ nhớ RAM SRAM DRAM NV-RAM SRAM – CMOS Internal lithium battery Control circuitry to monitor Vcc Các vi mạch nhớ - Memory Chip 8K SRAM to be specific: 8Kx8 bits SRAM Sơ đồ khối 6264 Bảng mô tả hoạt động của 6264 Vi mạch nhớ ROM 2764 8K EPROM Dung lượng: 8Kx8 bits EPROM Sơ đồ khối 2764 Chip enable Output enable Các chế độ hoạt động Lập trình cho 2764 Sau khi xoá bằng đèn tia cực tím UV-EPROM): Tất cả các bit trong M2764A có mức | CHƯƠNG 4: GHÉP NỐI HỆ THỐNG VI XỬ LÝ Phạm Thế Duy ptduy@ GHÉP NỐI HỆ THỐNG VI XỬ LÝ Giới thiệu về bộ nhớ. Ghép nối vi xử lý với bộ nhớ Các thuật ngữ về bộ nhớ Dung lượng Kbit, Mbit, Gbit Tổ chức bộ nhớ Các đường địa chỉ - Address lines Các đường dữ liệu - Data lines Tốc độ/ Định thời: Speed / Timing Thời gian truy cập - Access time Khả năng ghi dữ liệu - Write ability ROM RAM Các loại bộ nhớ ROM Mask Rom PROM – OTP EPROM – UV_EPROM EEPROM Flash memory Các loại bộ nhớ RAM SRAM DRAM NV-RAM SRAM – CMOS Internal lithium battery Control circuitry to monitor Vcc Các vi mạch nhớ - Memory Chip 8K SRAM to be specific: 8Kx8 bits SRAM Sơ đồ khối 6264 Bảng mô tả hoạt động của 6264 Vi mạch nhớ ROM 2764 8K EPROM Dung lượng: 8Kx8 bits EPROM Sơ đồ khối 2764 Chip enable Output enable Các chế độ hoạt động Lập trình cho 2764 Sau khi xoá bằng đèn tia cực tím UV-EPROM): Tất cả các bit trong M2764A có mức 1. Chỉ có một cách duy nhất biến bit 0 thành 1 là bằng đèn tia cực tím (ultraviolet light erasure) Chế độ lập trình được chọn khi: VPP cấp E và P có mức thấp TTL Cấp dữ liệu tới các chân dữ liệu, địa chỉ tới các chân địa chỉ và cấp xung lập trình. Các chân tín hiệu của 8088 Các chân nguồn và GND Vcc – chân 40 Gnd – chân 1 và 20 Các chân địa chỉ - Address Pins AD0AD7 A8A15 A19/S6, A18/S5, A17/S4, A16/S3 Các chân dữ liệu - Data Pins AD0AD7 Các chân điều khiển - Control Pins MN/MX’ (input) Cho phép chọn chế đ9o65 hoạt động của CPU MIN mode: cấu hình tối thiểu không có đồng xử lý MAX mode – có đồng xử lý toán học READY (input) Khi tác động mức thấp CPU sẽ chuyển qua trạng thái chờ trong các chu kỳ truy cập BUS. CLK (input) Cung cấp xung định thời cơ bản cho CPU RESET (input) CPU kế thúc trạng thái hoạt động hiện hành Cần giữ mức cao trong ít nhất 4 chu kỳ clock Các chân