tailieunhanh - thiết kế Mạch báo giờ dùng EPROM, chương 7

Thiết kế khối chọn: Do đề tài có hai chế độ hiển thị là giờ phút và ngày tháng. Do đó trong mỗi thời điểm chỉ có một chế độ hiển thị được hoạt động để cho phép dữ liệu từ bộ nhớ ngày tháng hay từ bộ nhớ giớ phút được phép xuất ra khối hiển thị. Tạo xung điều khiển chọn Rom từ linh kiện rời: + Sử dụng mạch dao động đa hài để tạo xung điều kiện chọn ROM. | I. Chương 7 THIET KE KHO i CHON VA CHO t DỮ LIỆU 1. Thiết kế khoi chon Do đề tai co hai chế đọ hiền thị la giờ phút va ngay thang. Do đo trong moi thời điềm chỉ co một chế đo hiền thị đườc hoạt động đề cho phềp dữ liềú từ bo nhờ ngay thang hay từ bo nhờ giờ phút đườc phềp xuất ra khối hiền thị. Tao xung điềú khiền chon Rom từ linh kiền rời Sử1 dụng mach dao đọng đa hai để tao xung điếu kiến chon ROM. R1SR2 5V V R4 Q LC1 NPN NPN Hình Chú ky T1 T2 đườc xac định bời cac điền trờ va tú điền. Ưu điểm kinh tế tao đườc cac hú ky Q va Q khac nhaú. Nhược điểm cong kềnh phức tap. Tao khung điếu khiển tử một ngo ra xung vuong Từ nga ra cúa mọt tín hiẹú xúng vúong ta co thề tao đườc hai tín hiềú co pha ngườc nhaú bang cach mac qúa cong đao. ưu điểm gọn tiết kiệm chính xác. Nhược điểm khỌng táọ được chu kỳ ON OFF củá Q khác nhau. Sử1 dung Flip -Flop 5V V . ĩ Xung 30 giây S J Q- CP K QNO- R Khi co xung kích giữâ Q vâ Q ở hâi trang thâi ngược nhâu cho đến khi co xung kích tiếp hâi ngâ ra đổi mưc logic cho nhâu. Ưu điểm on định đởn giân dễ kiếm tra hư hong dễ sửâ chữa. Nhược điểm khOng kinh tễ khOng tao được hai chu ky xung khac nhau. Sợ đo kết nối khối chon 1. Khối chốt dữ liếu Vễ cở ban trưởc khi xuất dữ liễu từ bo nhở ra phai dung thễm mach chốt dữ liễu nham tranh mất dữ liễu khi ngo vao đọt ngọt bị nhiễu. Mat khac mach chot con co nhiễm vu giao tiễp ngo ra bo nhở va cac mạch bễn ngoai. Cong chót được dùng là cong chót co điều khiển mà chân điều khiển được điều khiển từ khói chon Rom hiề9n thị. IC chốt co thể sử dung làm IC đềm dữ liều co nhiều loài IC đềm đềm mọt chiều đềm hài chiều đềm co chân điều khiền. a. IC chốt 8 bit 74 LS373 Sơ đồ chân sơ đồ logic OC E Q0 D0 D1 L Q1 Ç Q2 E D2 - D3 c Q3 L- gnDZ Vcc Q7 D7 D6 Q6 Q5 D5 D4 Q4 E D0 D1 D2 D3 D4 D5 D6 D7 OC E D0 D1 D2 D3 D4 D5 D6 D7 Bảng trạng thái hoạt động của 74LS373 Operation mode Input Internal Degister Out put OE E D n Q7 - Q0 Enable and read register L H L L L L H H H