tailieunhanh - Phương pháp gài lỗi để kiểm tra chân chip dựa trên công nghệ kiểm tra quét biên và XJLink

Bài viết Phương pháp gài lỗi để kiểm tra chân chip dựa trên công nghệ kiểm tra quét biên và XJLink đề xuất một phương pháp gài lỗi nhanh dựa trên công nghệ kiểm tra quét biên và XJLink để kiểm tra kết nối cũng như khống chế các chân chip giải quyết vấn đề hỏng hóc hệ thống điện tử trong môi trường làm việc phức tạp. | ISSN 1859-1531 - TẠP CHÍ KHOA HỌC VÀ CÔNG NGHỆ - ĐẠI HỌC ĐÀ NẴNG VOL. 21 NO. 4 2023 91 PHƯƠNG PHÁP GÀI LỖI ĐỂ KIỂM TRA CHÂN CHIP DỰA TRÊN CÔNG NGHỆ KIỂM TRA QUÉT BIÊN VÀ XJLINK FAULT INJECTION METHOD TO TEST CHIP PIN BASED ON THE BOUNDARY SCAN TECHNOLOGY AND XJLINK Nguyễn Văn Trường1 Vũ Văn Lương2 Trần Duy Hưng1 Nguyễn Đăng Quang1 Bùi Hoàng Tùng1 1 Trường Cao đẳng Công nghiệp Quốc phòng 2 Học viện Phòng không Không quân Tác giả liên hệ Nhận bài 28 11 2022 Chấp nhận đăng 20 4 2023 Tóm tắt - Trong bài viết này nhóm tác giả đề xuất một phương Abstract - In this paper a fast fault injection method based on pháp gài lỗi nhanh dựa trên công nghệ kiểm tra quét biên và boundary scan test technology and XJLink is proposed to check XJLink để kiểm tra kết nối cũng như khống chế các chân chip giải the connection as well as control the chip pins to solve the quyết vấn đề hỏng hóc hệ thống điện tử trong môi trường làm việc failure problem of the electronic system working in a complex phức tạp. Phương pháp sử dụng phần cứng XJLink thông qua environment. The method uses XJLink hardware to inject the công nghệ kiểm tra quét biên tích hợp trong chip để thực hiện gài fault into some chip pins through the boundary scan test lỗi trên một số chân của chip mà không cần thực hiện các tác động technology without performing physical actions or modifying vật lý không làm thay đổi cấu trúc của hệ thống mạch. Trên cơ the circuit system structure. On the basis of the above method sở của phương pháp trên các nghiên cứu cải tiến sâu hơn đã được an improved method is proposed using the IP core instead of thực hiện sử dụng nhân IP thay thế chuỗi quét biên điều khiển tín the boundary scan chain to control the chip signal to improve hiệu chân chip để cải thiện tốc độ gài lỗi. Kết quả thực nghiệm the fault injection speed. The experimental results on FPGA trên các bo mạch FPGA cho thấy phương pháp đề xuất có độ tin boards show that the proposed method has high reliability and