tailieunhanh - Đánh giá bộ phân xử mức ưu tiên cố định và Round Robin trên phần cứng FPGA Spartan 3E

Bài viết Đánh giá bộ phân xử mức ưu tiên cố định và Round Robin trên phần cứng FPGA Spartan 3E tiến hành thiết kế bộ phân xử mức ưu tiên cố định và bộ phân xử Round Robin thực hiện hoạt động phân xử cho bốn Master và một Slave. Hai bộ phân xử sẽ được tổng hợp thiết kế bằng ngôn ngữ mô tả phần cứng Verilog trên phần mềm Xilinx ISE Design Suite . Thiết kế của hai bộ phân xử sau khi tổng hợp sẽ được kiểm tra và đánh giá bằng các testcase để so sánh về thuật toán và tốc độ phân xử. | http ĐÁNH GIÁ BỘ PHÂN XỬ MỨC ƯU TIÊN CỐ ĐỊNH VÀ ROUND ROBIN TRÊN PHẦN CỨNG FPGA SPARTAN 3E Trương Thanh Sang 1 Phan Hữu Phúc 1 Nguyễn Ngô Lâm 1 Trương Quang Phúc 1 Trịnh Quốc Thanh 2 1 Trường Đại học Sư phạm kỹ thuật TPHCM 2 Trường Đại học Thủ Dầu Một Ngày nhận bài 26 07 2022 Ngày phản biện 30 072022 Chấp nhận đăng 30 8 2022 Liên hệ Email 18161265@ https Tóm tắt Trong hệ thống trên chip System on chip - SoC việc có sự truy cập đồng thời từ nhiều nguồn Source hoặc nhiều Master đến cùng một Slave là việc thường xuyên xảy ra. Tuy nhiên một Slave không thể đáp ứng đồng thời tất cả các truy cập cùng lúc mà chỉ có thể đáp ứng một cách tuần tự từng truy cập theo một thứ tự nhất định. Việc xác định truy cập nào thực hiện trước truy cập nào thực hiện sau chính là phân xử truy cập . Thành phần thực hiện chức năng phân xử truy cập thường được gọi là bộ phân xử arbiter . Trong đề tài này nhóm tác giả tiến hành thiết kế bộ phân xử mức ưu tiên cố định và bộ phân xử Round Robin thực hiện hoạt động phân xử cho bốn Master và một Slave. Hai bộ phân xử sẽ được tổng hợp thiết kế bằng ngôn ngữ mô tả phần cứng Verilog trên phần mềm Xilinx ISE Design Suite . Thiết kế của hai bộ phân xử sau khi tổng hợp sẽ được kiểm tra và đánh giá bằng các testcase để so sánh về thuật toán và tốc độ phân xử. Sau cùng nhóm tác giả tiến hành thực hiện hai bộ phân xử lên phần cứng Xilinx Spartan 3E để kiểm tra kết quả mô phỏng. Từ khóa bộ phân xử round Robin spartan 3E Abstract EVALUATION OF FIXED PRIORITY ARBITER AND ROUND ROBIN ON FPGA SPARTAN 3E In System on chip SoC having simultaneous access from multiple Sources or Masters to the same Slave is common. However one Slave cannot respond to all accesses at the same time but can only respond sequentially to each access in a certain order. Determining which access to execute first which access to execute after is called quot access arbitration quot . The .

TỪ KHÓA LIÊN QUAN
crossorigin="anonymous">
Đã phát hiện trình chặn quảng cáo AdBlock
Trang web này phụ thuộc vào doanh thu từ số lần hiển thị quảng cáo để tồn tại. Vui lòng tắt trình chặn quảng cáo của bạn hoặc tạm dừng tính năng chặn quảng cáo cho trang web này.