tailieunhanh - Điện Tử - Cơ Sở Thiết Kế Mạch - Design Trên Máy Tính (Phân 2) part 11

Tham khảo tài liệu 'điện tử - cơ sở thiết kế mạch - design trên máy tính (phân 2) part 11', kỹ thuật - công nghệ, điện - điện tử phục vụ nhu cầu học tập, nghiên cứu và làm việc hiệu quả | Thòng thường trong nhiều thicl kẽ sự xuãt liiện và liên kẽì giữa các phán tứ không tuân theo quy luật lặp giông trong ví dụ trẽn. Đối vói những nường họp này. ngôn ngũ VHDL cung cấp khá năng 11 lò lá mạch sù dụng sơ đó ít . Khác với câu lệnh if tuần tự. càu lệnh if khói tạo không chứa các nhánh clsc và elsií. ĐÍCH này có the hicư dược vì trong một mạch phẩn cứng xác dinh không thổ nào tồn tại lưa chon Hình . Xáy .lưng bộ cọng bốii bú từ b i bộ cộng dĩty ciii một bit VĨI một bộ nứa lổng mõi bit. Ví dụ chúng ta xày dựng bộ cộng boil bít từ ba bộ cộng dầy đù niộl bit và một bộ nứa lóng. Câu trúc này rương tự cấu trúc trên hình chí tại mội điẽìn là không có dầu vào 0 cho phần tứ lầu tiên. Nếu SŨ dụng cấu trúc if câ u trúc cũa bộ cộng bôn bít sẽ duực 111 õ tá như sau architecture GctCTor of FullAddei 4 is signal X Y. z STD-LOGIc_VECTOR 3 downto 0 signal Cout STD_LOGIC signal imp STDLOG I c_ VECTOR 4 down to 1 component Half Adder portf A. B ill STD-LOGIC s CO out SI D LOGIC end component begin GO for I in 0 to 3 generate Gl if 1 0 generate HA HalfAddcr port map X I Y I . Z 1 Tmp 1 1 213 end generate G2 if 1 1 and I 3 generate FA HalfAdder port map X 1 . Y I . Ttnp I Z Ỉ Tmp I I end generate end generate Com Tmp 4 end GcnJ or Bâl kỳ một C iiu trúc song song cúa V11DL như các quá trình các lú nil grin tín hiệu song song các khói hoặc cức lệnh gọi chương rình con song song xà Cííc lệnh khới tạo kluk có the nằm bên trong các càu lệnh khởi lạo. Khi sử dụng các cáu lệnh khới tạo lóng nhau chúng la có the xày dựng những câu trúc có tính quy luật như sau Nested_Gen block Ll for I in 0 to 3 generate L2 for J in 0 to 3 generate FA CELL port map A I . B I C 2 1 4- J Đi I 2 J end generate end generate end block Nested_Gen 4 Các cấu hình Các khai háo thành phần và các phiên bíin của thành phần chi chúa mô tá bên ngoài của một phán tử mạch trẽn một mức chi hốt nhât định. Các thực thổ này không the sú dụng dược trong quá trình mô phóng bói vì chúng không chứa những thông

• Điện - Điện tử
• Thiết kế mạch
• Thiết kế trên máy tính
• Điện tử học
• Tài liệu Điện tử
• Mạch tương tự
• Báo cáo Mạch tương tự
• Bài thuyết trình Mạch tương tự
• Thiết kế một mạch khếch đại
• Mạch khếch đại 2 tầng
• Thiết kế mạch khuếch đại dùng BJT
• Bài giảng Thiết kế số
• Thiết kế số
• Các khối mạch tổ hợp
• Thiết kế FSM dùng CAD tools
• Phép gán trạng thái
• Mã VHDL của Mealy FSM