tailieunhanh - Bài giảng Thiết kế logic số: Lecture 4.1 - TS. Hoàng Văn Phúc

Bài giảng Thiết kế logic số: Lecture với mục đích chính nhằm đánh giá hiệu quả của thiết kế, vai trò của yếu tố thuật toán trong bài toán thiết kế số, các thuật toán cơ bản của các mạch cộng, mạch dịch. | Thiết kế logic số (Digital logic design) Chương IV: Thiết kế các mạch số thông dụng TS. Hoàng Văn Phúc Bộ môn KT Xung, số, Vi xử lý 1/2014 Mục đích, nội dung Mục đích: Cách đánh giá hiệu quả của thiết kế, vai trò của yếu tố thuật toán trong bài toán thiết kế số, các thuật toán cơ bản của các mạch cộng, mạch dịch. Nội dung: Khối cộng thấy nhớ trước. Khối dịch không sử dụng toán tử. Thời lượng: 3 tiết bài giảng 2 Mạch cộng nối tiếp (CRA: Carry Ripple Adder) A B Cout Sum Cin Đánh giá hiệu quả của sơ đồ thiết kế? 3 Định nghĩa Đn1: Cổng tương đương là một cổng logic bất kỳ 2 đầu vào. Đn2: Một lớp trễ (level) là độ trễ của một cổng logic bất kỳ 2 đầu vào. Với thiết kế ASIC trên thư viện chuẩn, người ta thường dùng mạch NAND 2 đầu vào làm đơn vị tính cổng tương đương 4 Mạch cộng nối tiếp (CRA: Carry Ripple Adder) A B Cout Sum Cin Tài nguyên: 5 x N N: số bit (số tầng FA) Tốc độ (Độ trễ): 2 x N .

• Điện - Điện tử
• Bài giảng Thiết kế logic số
• Thiết kế logic số
• Thiết kế các mạch số thông dụng
• Các mạch số thông dụng
• Mạch cộng nối tiếp
• Kết hợp CRA và CLA
• Bài giảng Thiết kế mạch logic
• Thiết kế mạch logic
• Toán logic
• Mạch điện tử
• Mạch logic tổ hợp
• Phân tích mạch logic tổ hợp
• Thiết kế mạch logic tổ hợp
• Mạch số học
• logic số
• khái niệm logic số
• định nghĩa logic số
• bài tập logic số
• ứng dụng logic số
• Công nghệ logic khả trình
• Phƣơng pháp thiết lập cấu hình
• Thiết kế hệ thống số
• Cổng logic cơ bản
• Các tham số chính
• Thiết kế các khối số
• Thiết kế số
• Thiết kế các khối nhớ
• Máy trạng thái hữu hạn
• Khối chia số nguyên có dấu
• Khối chia số nguyên không dấu
• Định dạng số thực
• Số thực dấu phảy động
• Định dạng số thực trong thiết kế số
• Mạch nhân số thực dấu phảy động
• Khối cộng thấy nhớ trước
• Khối dịch không sử dụng toán tử
• Thuật toán cộng dịch trái
• Mã hóa Booth
• Ngôn ngữ VHDL
• Toán tử logic
• Phép dịch không sử dụng toán tử
• Tái cấu hình cho FPGA
• Hoạt động của FPGA
• Kiến trúc của Configurable Logic Blocks
• Thiết kế mạch số trên FPGA
• Kiến trúc Xilinx FPGA
• Quy trình thiết kế trên FPGA
• Dedicated Multiplier
• Technology Schematic
• Khối giao tiếp VGA
• Lecture Digital Logic & Design
• Digital logic design
• Analysis of logic circuits
• Boolean Analysis of circuit
• Simplified logic circuit
• Sequential logic
• Logic symbols
• Timing diagrams
• Khối nhân số nguyên có dấu
• Mạch nhân với hằng số
• Bài giảng Kỹ thuật xung
• Kỹ thuật xung
• Thiết kế logic số Chương III
• Bài toán thiết kế số
• Thuật toán khối cộng
• Vi mạch số
• Công nghệ thiết kế vi mạch số
• IC khả trình
• IC khả trình dạng SPLD
• Đại số Boole
• Phương pháp biểu diễn hàm
• Phát biểu đồng thời
• Concurrent statements
• Công nghệ FPGA
• Công nghệ tái cấu trúc FPGA
• Ứng dụng của FPGA
• Thiết kế khối nhớ
• Thiết kế logic số Chương IV