tailieunhanh - Bài giảng Thiết kế logic số: Lecture 2.5 - TS. Hoàng Văn Phúc

Bài giảng Thiết kế logic số: Lecture do TS. Hoàng Văn Phúc biên soạn nhằm mục đích phục vụ cho việc giảng dạy. Nội dung bài giảng gồm: Phát biểu đồng thời, mô hình FSM và testbench trên VHDL, nắm được cách sử dụng các phát biểu đồng thời, cách mô tả FSM và viết testbench trên VHDL. | Thiết kế logic số (VLSI design) Chương 2: Ngôn ngữ VHDL Bài giảng 5: Phát biểu đồng thời, mô hình FSM và testbench trên VHDL Giáo viên: Hoàng Văn Phúc Bộ môn KT Xung-Số-Vi xử lý, Khoa Vô tuyến Điện tử 02/2017 Giới thiệu Bài giảng Nội dung: Phát biểu đồng thời; mô tả FSM; VHDL testbench Thời lượng: 3 tiết bài giảng Phương pháp: Thuyết trình (Slides, Bảng), Thảo luận, Minh hoạ trên ModelSim Yêu cầu: Đọc trước Slides và tài liệu GV đã gửi Mục tiêu: Nắm được cách sử dụng các phát biểu đồng thời; cách mô tả FSM và viết testbench trên VHDL Tài liệu tham khảo: Giáo trình “Thiết kế logic số”, HVKTQS, 2012, chương 2. Circuit design with VHDL, MIT Press, 2005, chapter 5. Chương 2: Ngôn ngữ VHDL 2 Nhắc lại bài cũ VHDL khác với các ngôn ngữ lập trình khác như thế nào? Hai loại phát biểu trong VHDL: tuần tự và đồng thời Các phát biểu tuần tự cơ bản: If, case, loop Ứng dụng chính của phát biểu tuần tự: các mạch số tuần tự, cấu trúc mô phỏng kiểm tra Chương 2: Ngôn ngữ VHDL 3 Câu hỏi thảo luận chính Điểm khác biệt giữa phát biểu tuần tự và đồng thời? Phân biệt generic và constant trong VHDL? Phân biệt các phát biểu loop và generate? Phân biệt các phát biểu gán tín hiệu có điều kiện và các phát biểu if, case? Khi nào dùng kiểu testbench tự động? Chương 2: Ngôn ngữ VHDL 4 VHDL statements (Phát biểu VHDL) VHDL statements Concurrent Đồng thời Chương 2: Ngôn ngữ VHDL Sequential Tuần .