tailieunhanh - Bài giảng Nhập môn mạch số: Chương 6 - ĐH Công nghệ thông tin (p2)

Bài giảng "Nhập môn mạch số - Chương 6: Mạch tuần tự - Bộ đếm" cung cấp cho người học các kiến thức về bộ đếm đồng bộ: Hệ số của bộ đếm (MOD number), bộ đếm lên/xuống (Up/ Down counters), phân tích và thiết kế bộ đếm bất đồng bộ, Delay của mạch (Propagation delay). . | NHẬP MÔN MẠCH SỐ CHƯƠNG 6: MẠCH TUẦN TỰ - BỘ ĐẾM Nội dung Bộ đếm bất đồng bộ (Asynchronous counters) Hệ số của bộ đếm (MOD number) Bộ đếm lên/xuống (Up/ Down counters) Phân tích và thiết kế bộ đếm bất đồng bộ Delay của mạch (Propagation delay) Bộ đếm đồng bộ (Synchronous counters) Phân tích bộ đếm đồng bộ (Analyze synchronous counters) Thiết kế bộ đếm đồng bộ (Design synchronous counter) Thanh ghi (Register) 11/2/2017 Copyrights 2016 UIT-CE. All Rights Reserved. 2 Bộ đếm bất đồng bộ Xem xét hoạt động của bộ đếm 4-bit bên dưới – Clock chỉ được kết nối đến chân CLK của FF A – J và K của tất cả FF đều bằng 1 – Ngõ ra Q của FF A kết nối với chân CLK của FF B, tiếp tục kết nối như vậy với FF C, D. – Ngõ ra của các FF D, C, B và A tạo thành bộ đếm 4-bit binary với D có trọng số cao nhất (MSB) Bảng sự thật FF-J_K Note: * tất cả ngõ vào J và K của các FF được đưa vào mức 1 11/2/2017 Copyrights 2016 UIT-CE. All Rights Reserved. 3 Bộ đếm bất đồng bộ Sau cạnh xuống của xung CLK thứ 16, bộ đếm sẽ quay trở lại trạng thái ban đầu DCBA = 0000 Bảng sự thật FF-J_K 11/2/2017 Copyrights 2016 UIT-CE. All Rights Reserved. 4 Bộ đếm bất đồng bộ Các FFs không thay đổi trạng thái đồng bộ với xung Clock Trong ví dụ ở slide trước, Chỉ FF A mới thay đổi tại cạnh xuống của xung Clock , FF B phải đợi FF A thay đổi trạng thái trước khi nó có thể lật, FF C phải đợi FF B thay đổi, tương tự với FF D phải đợi FF C Có trì hoãn (delay) giữa các FF liên tiếp nhau Chỉ FF có trọng số thấp nhất mới kết nối với xung Clock Bộ đếm trên còn được gọi là bộ đếm tích lũy trì hoãn (ripple counter) 11/2/2017 Copyrights 2016 UIT-CE. All Rights .