tailieunhanh - Bài giảng Thiết kế logic số (VLSI design): Chương 2.5 - Trịnh Quang Kiên

Bài giảng Thiết kế logic số (VLSI design) chương trình bày về các phát biểu đồng thời trong ngôn ngữ VHDL. Phát biểu đồng thời dùng mô tả cho mạch dạng cấu trúc hoặc dataflow. bài giảng để biết thêm các nội dung chi tiết. | Thiết kế logic số (VLSI design) Bộ môn KT Xung, số, VXL quangkien82@ 08/2012 Nội dung: Phát biểu đồng thời Thời lượng: 3 tiết bài giảng Chương II: Ngôn ngữ VHDL quangkien82@ 2/18 Mục đích, nội dung VHDL statements 3/18 Chương II: Ngôn ngữ VHDL quangkien82@ 3 Concurrent statements Đn: Phát biểu được thực thi không phụ thuộc vào vị trí xuất hiện trong chương trình. Vị trí: Trực tiếp trong mô tả kiến trúc Ứng dụng: Dùng mô tả cho mạch dạng cấu trúc hoặc dataflow Chương II: Ngôn ngữ VHDL quangkien82@ 4/18 Concurrent statements 1. PROCESS 2. COMPONENT INSTALLATION 3. GENERATE 4. Concurrent Signal Assignment 5/18 Chương II: Ngôn ngữ VHDL quangkien82@ PROCESS Mỗi khối câu lệnh PROCESS thực ra là một khối lệnh tuần tự Khối PROCESS không có danh sách Sensitive list thì bắt buộc phải xuất hiện lệnh WAIT Không giới hạn lệnh PROCESS trong một mô tả kiến trúc 6/18 Chương II: Ngôn ngữ VHDL . | Thiết kế logic số (VLSI design) Bộ môn KT Xung, số, VXL quangkien82@ 08/2012 Nội dung: Phát biểu đồng thời Thời lượng: 3 tiết bài giảng Chương II: Ngôn ngữ VHDL quangkien82@ 2/18 Mục đích, nội dung VHDL statements 3/18 Chương II: Ngôn ngữ VHDL quangkien82@ 3 Concurrent statements Đn: Phát biểu được thực thi không phụ thuộc vào vị trí xuất hiện trong chương trình. Vị trí: Trực tiếp trong mô tả kiến trúc Ứng dụng: Dùng mô tả cho mạch dạng cấu trúc hoặc dataflow Chương II: Ngôn ngữ VHDL quangkien82@ 4/18 Concurrent statements 1. PROCESS 2. COMPONENT INSTALLATION 3. GENERATE 4. Concurrent Signal Assignment 5/18 Chương II: Ngôn ngữ VHDL quangkien82@ PROCESS Mỗi khối câu lệnh PROCESS thực ra là một khối lệnh tuần tự Khối PROCESS không có danh sách Sensitive list thì bắt buộc phải xuất hiện lệnh WAIT Không giới hạn lệnh PROCESS trong một mô tả kiến trúc 6/18 Chương II: Ngôn ngữ VHDL quangkien82@ COMPONENT component_name IS GENERIC (generic_variable_declarations ); PORT (input and_output_variable declarations); END COMPONENT component_name; COMPONENT INSTALLATION instant_name: COMPONENT component_name GENERIC MAP( generic_variables => generic values) PORT MAP (input_and_output_variables => signals); DECLARATION INSTALATION 7/18 Chương II: Ngôn ngữ VHDL quangkien82@ entity counter is generic ( N : natural; top_value : std_logic_vector(15 downto 0); SETTOP : boolean := FALSE ); port ( count :out std_logic_vector(N-1 downto 0); enable :in std_logic; clk :in std_logic; reset :in std_logic); end entity; EXAMPLE: configurable counter 8/18 Chương II: Ngôn ngữ VHDL quangkien82@ -- installation of 4 bit counter counter1: counter generic map (4, x"000a", TRUE) port map (cnt1, enable, clk, reset); counter2: counter generic map (4, x"101a", FALSE) port map (cnt2, enable, clk, reset); counter3: counter generic map (8, x"101b", TRUE) port map (cnt3, enable, .

• Kĩ thuật Viễn thông
• Thiết kế logic số
• Bài giảng Thiết kế logic số
• Thiết kế số
• Ngôn ngữ VHDL
• Phát biểu đồng thời
• Concurrent statements
• Thiết kế mạch logic số chương 3
• Thiết kế mạch logic số
• Thiết kế các khối logic tổ hợp
• Thiết kế các khối logic tuần tự
• Logic tuần tự
• Logic tổng hợp
• Bài giảng Thiết kế mạch logic
• Thiết kế mạch logic
• Toán logic
• Mạch điện tử
• Mạch logic tổ hợp
• Phân tích mạch logic tổ hợp
• Thiết kế mạch logic tổ hợp
• Mạch số học
• logic số
• khái niệm logic số
• định nghĩa logic số
• bài tập logic số
• ứng dụng logic số
• Thiết kế mạch logic số chương 1
• Mạch logic số
• Thiết kế mạch
• Vi mạch số tích hợp
• Yêu cầu đối với thiết kế logic
• Kiến trúc của các IC khả trình
• Thực hành thiết kế logic số Bài 1
• Thực hành thiết kế logic số
• Mô phỏng VHDL trên ModelSim
• Chương trình mô phỏng Modelsim
• Tài liệu thiết kế logic số
• Thực hành thiết kế logic số Bài 2
• Xây dựng bộ cộng trừ
• Khối cộng đơn giản
• Khối dịch và thanh ghi dịch
• Thanh ghi dịch
• Giáo trình Thiết kế logic số
• Mạch logic tuần tự
• Ngôn ngữ mô tả phần cứng VHDL
• Thiết kế các khối mạch dãy
• Thiết kế mạch logic số chương 4
• Thiết kế vi mạch số trên FPGA
• Quy trình thiết kế FPGA
• Thiết kế FPGA
• Bài tập thiết kế FPGA
• Công nghệ logic khả trình
• Phƣơng pháp thiết lập cấu hình
• Thiết kế hệ thống số
• Thực hành FPGA bằng Xilin ISE
• Thực hành FPGA bằng Kit SPARTAN 3E
• Cổng logic cơ bản
• Các tham số chính
• Thiết kế các khối số
• Thiết kế các khối nhớ
• Máy trạng thái hữu hạn
• Thiết kế mạch logic số Chương 5
• Thiết kế vi mạch
• Thư viện cổng chuẩn
• Công nghệ chế tạo IC
• Quy trình thiết kế ASIC
• Khối chia số nguyên có dấu
• Khối chia số nguyên không dấu
• Định dạng số thực
• Số thực dấu phảy động
• Thiết kế các mạch số thông dụng
• Định dạng số thực trong thiết kế số
• Mạch nhân số thực dấu phảy động
• Lecture Digital Logic & Design
• Digital logic design
• Analysis of logic circuits
• Boolean Analysis of circuit
• Simplified logic circuit
• Sequential logic
• Logic symbols
• Timing diagrams
• Khối cộng thấy nhớ trước
• Khối dịch không sử dụng toán tử
• Thuật toán cộng dịch trái
• Mã hóa Booth
• Toán tử logic
• Phép dịch không sử dụng toán tử
• Tái cấu hình cho FPGA
• Hoạt động của FPGA
• Kiến trúc của Configurable Logic Blocks
• Thiết kế mạch số trên FPGA
• Kiến trúc Xilinx FPGA
• Quy trình thiết kế trên FPGA
• Dedicated Multiplier