tailieunhanh - Bài giảng Thiết kế logic số (VLSI design): Chương 2.4 - Trịnh Quang Kiên

Chương của bài giảng Thiết kế logic số (VLSI design) trình bày các phát biểu tuần tự trong ngôn ngữ VHDL. Trong chương này còn có một số bài tập trắc nghiệm về các lệnh tuần tự trong VHDL. . | Thiết kế logic số (VLSI design) Bộ môn KT Xung, số, VXL quangkien82@ 08/2012 Nội dung: Phát biểu tuần tự Thời lượng: 3 tiết bài giảng 2/16 Chương II: Ngôn ngữ VHDL quangkien82@ Mục đích, nội dung VHDL statements 3/16 Chương II: Ngôn ngữ VHDL quangkien82@ Sequential statements Đn: Phát biểu thực thi phụ thuộc vào vị trí xuất hiện trong chương trình. Vị trí: Trong khối quá trình Trong chương trình con Ứng dụng: Dùng mô tả cho mạch tuần tự Dùng mô tả mạch tổ hợp (not recommended) Dùng cho các cấu trúc mô phỏng kiểm tra 4/16 Chương II: Ngôn ngữ VHDL quangkien82@ Sequential statements 1. IF, CASE 2. WAIT, ASSERT, REPORT 3. LOOP 4. Sequential Signal Assignment 5/16 Chương II: Ngôn ngữ VHDL quangkien82@ PROCESS [label]: Process (sensitive list) Begin -- sequential statements End process [label]; SENSITIVE LIST? 6/16 Chương II: Ngôn ngữ VHDL quangkien82@ IF condition1 THEN . | Thiết kế logic số (VLSI design) Bộ môn KT Xung, số, VXL quangkien82@ 08/2012 Nội dung: Phát biểu tuần tự Thời lượng: 3 tiết bài giảng 2/16 Chương II: Ngôn ngữ VHDL quangkien82@ Mục đích, nội dung VHDL statements 3/16 Chương II: Ngôn ngữ VHDL quangkien82@ Sequential statements Đn: Phát biểu thực thi phụ thuộc vào vị trí xuất hiện trong chương trình. Vị trí: Trong khối quá trình Trong chương trình con Ứng dụng: Dùng mô tả cho mạch tuần tự Dùng mô tả mạch tổ hợp (not recommended) Dùng cho các cấu trúc mô phỏng kiểm tra 4/16 Chương II: Ngôn ngữ VHDL quangkien82@ Sequential statements 1. IF, CASE 2. WAIT, ASSERT, REPORT 3. LOOP 4. Sequential Signal Assignment 5/16 Chương II: Ngôn ngữ VHDL quangkien82@ PROCESS [label]: Process (sensitive list) Begin -- sequential statements End process [label]; SENSITIVE LIST? 6/16 Chương II: Ngôn ngữ VHDL quangkien82@ IF condition1 THEN sequence-of-statements ELSIF condition2 THEN [sequence-of-statements ] ELSIF condition3 THEN [sequence-of-statements ] ELSE [sequence-of-statements END IF; Lệnh IF 7/16 Chương II: Ngôn ngữ VHDL quangkien82@ IF Example 1-D-FlipFlop 8/16 Chương II: Ngôn ngữ VHDL quangkien82@ IF Example 2 - Register 9/16 Chương II: Ngôn ngữ VHDL quangkien82@ IF Example 3 - Simple Counter Counter enable? Kd #= 2N 10/16 Chương II: Ngôn ngữ VHDL quangkien82@ CASE expression IS WHEN choice1 => [sequence-of-statements] WHEN choice2 => [sequence-of-statements] . WHEN others => -- optional if all choices covered [sequence-of-statements] END CASE; Lệnh CASE 11/16 Chương II: Ngôn ngữ VHDL quangkien82@ CASE – Example: Multiplexer 12/16 Chương II: Ngôn ngữ VHDL quangkien82@ Trắc nghiệm Câu 1: Điểm đặc trưng nhất của câu lệnh tuần tự trong VHDL Câu lệnh được thực thi một cách tuần tự theo thứ tự xuất hiện Lệnh tuần tự được biên dịch thành mã máy giống như câu lệnh của

• Kĩ thuật Viễn thông
• Thiết kế logic số
• Bài giảng Thiết kế logic số
• Ngôn ngữ VHDL
• Phát biểu tuần tự
• Lệnh tuần tự
• Sequential statements
• Thiết kế mạch logic số chương 3
• Thiết kế mạch logic số
• Thiết kế các khối logic tổ hợp
• Thiết kế các khối logic tuần tự
• Logic tuần tự
• Logic tổng hợp
• Bài giảng Thiết kế mạch logic
• Thiết kế mạch logic
• Toán logic
• Mạch điện tử
• Mạch logic tổ hợp
• Phân tích mạch logic tổ hợp
• Thiết kế mạch logic tổ hợp
• Mạch số học
• logic số
• khái niệm logic số
• định nghĩa logic số
• bài tập logic số
• ứng dụng logic số
• Thiết kế mạch logic số chương 1
• Mạch logic số
• Thiết kế mạch
• Vi mạch số tích hợp
• Yêu cầu đối với thiết kế logic
• Kiến trúc của các IC khả trình
• Thực hành thiết kế logic số Bài 1
• Thực hành thiết kế logic số
• Mô phỏng VHDL trên ModelSim
• Chương trình mô phỏng Modelsim
• Tài liệu thiết kế logic số
• Thực hành thiết kế logic số Bài 2
• Xây dựng bộ cộng trừ
• Khối cộng đơn giản
• Khối dịch và thanh ghi dịch
• Thanh ghi dịch
• Giáo trình Thiết kế logic số
• Mạch logic tuần tự
• Ngôn ngữ mô tả phần cứng VHDL
• Thiết kế các khối mạch dãy
• Thiết kế mạch logic số chương 4
• Thiết kế vi mạch số trên FPGA
• Quy trình thiết kế FPGA
• Thiết kế FPGA
• Bài tập thiết kế FPGA
• Công nghệ logic khả trình
• Phƣơng pháp thiết lập cấu hình
• Thiết kế hệ thống số
• Thực hành FPGA bằng Xilin ISE
• Thực hành FPGA bằng Kit SPARTAN 3E
• Cổng logic cơ bản
• Các tham số chính
• Thiết kế các khối số
• Thiết kế số
• Thiết kế các khối nhớ
• Máy trạng thái hữu hạn
• Thiết kế mạch logic số Chương 5
• Thiết kế vi mạch
• Thư viện cổng chuẩn
• Công nghệ chế tạo IC
• Quy trình thiết kế ASIC
• Khối chia số nguyên có dấu
• Khối chia số nguyên không dấu
• Định dạng số thực
• Số thực dấu phảy động
• Thiết kế các mạch số thông dụng
• Định dạng số thực trong thiết kế số
• Mạch nhân số thực dấu phảy động
• Lecture Digital Logic & Design
• Digital logic design
• Analysis of logic circuits
• Boolean Analysis of circuit
• Simplified logic circuit
• Sequential logic
• Logic symbols
• Timing diagrams
• Khối cộng thấy nhớ trước
• Khối dịch không sử dụng toán tử
• Thuật toán cộng dịch trái
• Mã hóa Booth
• Toán tử logic
• Phép dịch không sử dụng toán tử
• Tái cấu hình cho FPGA
• Hoạt động của FPGA
• Kiến trúc của Configurable Logic Blocks
• Thiết kế mạch số trên FPGA
• Kiến trúc Xilinx FPGA
• Quy trình thiết kế trên FPGA
• Dedicated Multiplier